0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

SiT9120:低抖动、高性能差分晶振,FPGA时钟伴侣

SiTime样品中心 2022-06-13 16:29 次阅读

关于作者--SiTime样品中心

为了加速SiTime MEMS硅晶振产品的应用普及,让中国电子工程师能快速体验MEMS硅晶振的高稳定性、高可靠性、超小封装、超低功耗、超低抖动等更多优势,SiTime公司联合本土半导体分销商北京晶圆电子有限公司共同建立SiTime样品中心,为用户提供免费样品申请,小批量试产、现货应急、特价申请、技术支持等便捷服务,更多信息请访问www.sitimechina.com,客户服务热线400-888-2483。

1、SiT9120简介

SiT9120是SiTime公司推出的低抖动、高性能差分晶振,SiT9120支持LVPECL和LVDS信号输出。

SiT9120的支持25 MHz - 212.5 MHz之间31个标准频率,SiT9120频率稳定度达10ppm、相位抖动0.6ps,频率精度达小数点后六位,目前SiTime实现了这两项的结合。

SiT9120经过50000G抗冲击及70G抗振测试,MTBF(平均无故障时间)达12亿小时。

8be211918116eb568ba87b4491f7e382.png

2、SiT9120产品系列参数

振荡器类型

差分振荡器

频率

25MHz -212.5MHz之间31个频率

频率稳定性 (ppm)

±10±20±25±50

输出类型

LVPECLLVDS

工作温度范围 ()

-20 ~ +70-40 ~ +85

抖动

0.6ps

电源电压 (V)

2.5 ~ 3.3

封装尺寸 (mm²)

3.2 x 2.55.0 x 3.27.0 x 5.0

可用性

生产中

3、SiT9120产品系列型号命名规则

8753ae941c72971583e0aa0d595d6bd1.png

dd3c05532b9899f901ecc25b62fe449b.png

4、SiT9120特点

0.6 ps RMS相位抖动

12 kHz20 MHz

对于最严格的应用(例如10GbESONET)具有出色的抖动容限

卓越的频率稳定性,

低至±10 ppm

更好的定时裕度,增强系统稳定性和鲁棒性

广泛的可编程

25212.5 MHz之间的31个固定频率

LVPECLLVDS输出信令类型

电源电压为2.5 V3.3 V

频率稳定性为±10 ppm和±50 ppm

定制规格以实现最佳系统性能

性价比高

在操作范围内轻松提供任何设备规格

三个行业标准包

100%替换石英、SAW和泛音振荡器,无需任何设计变更

极短交付周期

减少库存管理费用

缓解短缺风险

5、SiT9120应用

1Gb到10Gb以太网

光学模块

PCIe

FPGA

SATA/SAS

光纤通道

系统计时

无线和回程

光纤、电缆、DSL

CPE和家庭网关

安全设备

数据中心

精密GNSS

GPS/GNSS模块

零售电子产品

远程通信

智能农业

VR和AR

个人计算机

音频视频

关于SiTime公司

SiTime是一家专注于全硅MEMS时钟解决方案的Fabless半导体设计公司。公司成立于2005年,于2019年在美国纳斯达克上市。截至2021年底,全球累积出货量已超过20亿片,占据全球MEMS硅晶振市场90%以上份额。

SiTime采用MEMS技术与CMOS半导体技术相结合,依托先进的堆叠封装工艺制作而成。无需更改PCB设计,即可P2P完全替代所有传统石英振荡器产品。大尺度频率覆盖范围、国际标准封装、灵活的产品组合,快捷的可编程交付方式。所有产品可在24小时内提供32KHz--725MHz任一频率样品供应,实现更高性能时钟样品的快速交付。SiTime硅晶振以稳定的性能和超高的性价比成为了大多数高性能主控芯片的理想时钟选择和强健的心脏。不仅可以缩短研发周期,节约开发调试成本,而能降低未来产品返修风险,快给你的电路换上一颗SiTime硅晶振吧。

关于SiTime样品中心

SiTime样品中心成立于2014年,由SiTime公司联合北京晶圆电子有限公司共同创立,并由晶圆电子全权负责全面运营、客户服务以及国内的交付任务。SiTime样品中心宗旨是致力于加速SiTime硅晶振市场在大中华地区的应用普及,助力中国客户产品时钟解决方案升级换代。提供售前售后技术服务、24小时快速供样、以及国内中小批量现货支持和重要客户的全方位策略服务。更多资讯可访问SiTime样品中心官网(www.sitimechina.com)。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1603

    文章

    21331

    浏览量

    593622
  • 差分晶振
    +关注

    关注

    0

    文章

    42

    浏览量

    53
收藏 人收藏

    评论

    相关推荐

    选型指南# #有源 #选型

    Totoro94
    发布于 :2024年04月26日 15:31:25

    怎么判断是否起不起该怎么办?

    :1. 检查线路连接 **·**使用万用表:使用万用表的“响铃”功能或电阻档来检查与周围电路的连接是否存在虚焊或短路。虚焊点可能表现为高电阻值或不稳定的连接,而短路则可能显示为非常的电阻值或零
    发表于 03-06 17:22

    不一样,可以替换吗?

    频率误差是重要参数之一。我们通常使用ppm值来表示频率会偏离标称频率的程度。ppm
    发表于 03-04 13:48

    4亿元产业规模:超高清技术是如何实现的? #电子 # # #扬兴科技

    扬兴科技
    扬兴科技
    发布于 :2023年12月28日 18:16:58

    可否直接使用LVPECL输出的有源交流耦合至AD的时钟引脚?

    : 由于不希望增加时钟管理芯片增加成本,可否直接使用抖动的有源 2v5/3v3的输出如图连接? 或者 ,可否直接使用LVPEC
    发表于 12-22 06:29

    矽力杰高性能20路PCIe时钟缓冲器

    等应用已集成越来越多的PCIe终端,矽力杰新一代高性能PCIe时钟缓冲器SQ82100可以为系统提供20路超低附加抖动的LP-HCSL参考时钟,能够简化系统布局,进一步提高
    的头像 发表于 12-20 08:19 337次阅读
    矽力杰<b class='flag-5'>高性能</b>20路PCIe<b class='flag-5'>时钟</b>缓冲器

    AD7760的主时钟输入是用还是FPGA产生的脉冲?

    以下问题:(三个AD7760同步采集信号) 1、AD7760的主时钟输入是用还是FPGA产生的脉冲,(目前,我们用FPGA产生的
    发表于 12-15 07:37

    关于有源的相位抖动和相位噪音

    关于有源的相位抖动和相位噪音 在通信网络、无线传输、ATM和SONET等高速系统中,时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。不仅如此,它还会导致通信链路的误码
    发表于 12-14 09:19

    请问AD9956如果选择直接用外部时钟,对的频率有要求吗?

    请问AD9956如果选择直接用外部时钟,对的频率有要求吗?一定要400M,还是只要不超过400M就可以,比如20M。谢谢!
    发表于 12-13 08:55

    AD2S1210时钟输入采用8.192MHZ的有源,选择时对有源的功率有什么要求?

    设计时,AD2S1210的时钟输入采用8.192MHZ的有源,选择时对有源
    发表于 12-07 07:07

    时钟抖动对ADC性能有什么影响

    电子发烧友网站提供《时钟抖动对ADC性能有什么影响.pdf》资料免费下载
    发表于 11-28 10:24 1次下载
    <b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>对ADC<b class='flag-5'>性能</b>有什么影响

    AD9249-65怎么外接

    AD9249-65怎么外接?有一个65M的,如何接?问题二是分信号线是否可以在VIVADO上面采集?问题三采集的时候是否需要inp
    发表于 11-15 06:20

    IC设计必须关注的时钟抖动

    时钟抖动是相对于理想时钟沿实际时钟存在不随时间积累的、时而超前、时而滞后的偏移称为时钟抖动,简称
    的头像 发表于 11-08 15:08 1056次阅读
    IC设计必须关注的<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>

    高性能时钟有哪些特点 Xilinx 7系列时钟管理技术解析

      业界高端FPGA的卓越性能和高口碑声誉都有哪些因素了?其中很重要的一个因素就是FPGA内部丰富的时钟资源使得FPGA在处理复杂
    发表于 08-31 10:44 571次阅读

    时钟抖动的几种类型

    先来聊一聊什么是时钟抖动时钟抖动实际上是相比于理想时钟时钟边沿位置,实际
    的头像 发表于 06-09 09:40 1341次阅读
    <b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>的几种类型