0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence推出15种新验证 IP(VIP)解决方案

科技绿洲 来源:Cadence楷登 作者:Cadence楷登 2022-06-06 11:18 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布推出 15 种新的验证 IP(VIP)解决方案,助力工程师迅速有效地验证设计,以满足最新标准协议的要求。全新 Cadence® VIP 产品使客户能够自信地开发下一代工业、汽车、超大规模数据中心和移动 SoC,同时紧跟最新的行业标准,包括 LPDDR5x、MIPI® CSI-2® 4.0 和 UFS 4.0、最新版 USB4、Arm® AMBA® 5 CHI 和 GDDR 接口

全新 Cadence VIP 为客户提供适用于复杂协议的全面验证解决方案。Cadence 客户可以在所有 VIP 中使用一致的 API,具有完整的总线功能模型(BFM)、集成协议检查和覆盖率模型,促进快速应用。全新 Cadence VIP 支持多个应用领域和规范,包括:

1

工业领域:

MIPI I3Csm 1.1

MIPI CSI-2 4.0

eUSB2 1.2

2

汽车领域:

MIPI A-PHYsm 1.0

MIPI DSI-2sm 2.0

Flash ONFI 5.0

CAN XL

3

超大规模数据中心:

CCIX 2.0

最新版 AMBA CHI

最新版 GDDR

4

消费和移动:

DisplayPort 2.1

Ethernet 5G

LPDDR5x

最新版 USB4n

UFS 4.0

所有的 Cadence VIP 解决方案均包括 Cadence TripleCheck™ 技术,该技术为用户提供与全面覆盖率模型和测试套件相关联的符合规范的验证计划,确保符合接口规范。全新 VIP 还支持扩展的 Cadence 系统级验证 IP(系统 VIP),提供 SoC 级测试库、性能分析以及数据和缓存一致性检查。

“STMicroelectronics 已经成功地应用了多个 Cadence VIP,包括 Arm AMBA、存储器模型、MIPI I3C 和 CSI-2、eUSB2 和先进的 Cadence 系统 VIP 解决方案,让我们能够为关键项目提供业界领先的解决方案,包括 ST 工业级 MCU 和 MPU。”STMicroelectronics 系统级芯片硬件设计总监 Philippe d’Audigier 说道,“Cadence 持续推出新的 VIP 产品和先进的 SoC 验证技术,以支持最新标准。我们期待着与 Cadence 继续合作,开发我们的下一代产品”。

“随着需求的演变以及对更大带宽、更低功耗和更有效的缓存一致性管理的需求增长,新的协议应运而生,以解决这些问题。”Cadence 公司高级副总裁兼系统与验证事业部总经理 Paul Cunningham 说道,“Cadence 推出这 15 个新的 VIP,为客户提供优质解决方案,确保他们能够跟上不断发展的标准。我们的客户可以确认他们的设计符合标准规范和特定于应用的时序、功耗和性能指标,从而为 IP 和 SoC 验证收敛提供最快的途径”。

全新 VIP 解决方案是更广泛的 Cadence 验证全流程的一部分,其中包括 Palladium® Z2 硬件仿真加速系统、Protium™ X2 原型验证系统、Xcelium™ 仿真平台、Jasper™ 形式化验证平台、Helium™ Virtual 和 Hybrid Studio 以及 vManager™ 验证管理平台。Cadence的验证全流程可提供最高的验证吞吐率,且性价比极高。VIP 解决方案和验证全流程支持公司的智能系统设计™(Intelligent System Design™)战略,旨在实现 SoC 卓越设计。

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    54562

    浏览量

    470354
  • 带宽
    +关注

    关注

    3

    文章

    1054

    浏览量

    43633
  • Cadence
    +关注

    关注

    68

    文章

    1037

    浏览量

    147446
  • 数据中心
    +关注

    关注

    18

    文章

    5822

    浏览量

    75229
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    智原科技推出全新终端AI IP解决方案

    ASIC设计服务暨IP研发销售厂商智原科技(Faraday Technology Corporation,TWSE:3035)今日宣布推出支持SST-ESF4 eNVM的联电28纳米平台IP
    的头像 发表于 04-15 15:05 459次阅读

    Cadence陈会馨:PCIe技术演进与AI时代的IP解决方案

    成为关键瓶颈,系统互联面临低延迟、高带宽、低功耗的多重挑战。她围绕PCIe技术演进、AI时代接口IP发展等核心议题,分享了诸多前沿观点与Cadence的创新解决方案。   PCIe技术演进:应对AI数据挑战 陈会馨向媒体介绍,当
    的头像 发表于 04-03 18:11 1.1w次阅读

    SmartDV@EW26回顾(一) SmartDV展示汽车IP解决方案以赋能智驾创芯并加速规模化普及

    (设计IP)和验证IPVIP)的领先开发商,SmartDV以“全栈IP解决方案提供商”的全新定
    的头像 发表于 03-26 13:52 641次阅读

    是德科技推出一系列全新Scale-up验证解决方案

    是德科技(NYSE: KEYS )推出一系列全新Scale-up验证解决方案,旨在帮助人工智能数据中心运营商应对计算集群日益密集复杂化过程中不断加剧的带宽、延迟及互操作性挑战。 该解决方案
    的头像 发表于 03-06 10:01 701次阅读
    是德科技<b class='flag-5'>推出</b>一系列全新Scale-up<b class='flag-5'>验证</b><b class='flag-5'>解决方案</b>

    SmartDV首次以“全栈IP解决方案提供商”身份亮相Embedded World 2026

    中国北京,2026年3月——领先的定制化半导体知识产权(硅IP)和验证IPVIP)提供商SmartDV宣布,公司计划在2026年推出并持续
    的头像 发表于 03-06 09:05 513次阅读
    SmartDV首次以“全栈<b class='flag-5'>IP</b><b class='flag-5'>解决方案</b>提供商”身份亮相Embedded World 2026

    Cadence 推出 ChipStack™ AI Super Agent,开辟芯片设计与验证新纪元

    全球首个 AI 驱动的超级智能体,能够根据规格和高层次描述自主创建并验证设计 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,推出用于前端芯片设计与验证的代理式
    的头像 发表于 03-02 13:40 365次阅读

    RDMA设计35:基于 SV 的验证平台

    将其总线接口信号抽象为总线事务处理。而 QSFP 接口为串行总线接口,由 CMAC 集成块驱动,其物理层仿真相对复杂,需要使用成熟的验证知识产权(Verification IPVIP)保证仿真的效率
    发表于 02-01 13:14

    Cadence推出高可靠性LPDDR5X 9600Mbps内存IP系统解决方案

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,推出业界首款专为企业与数据中心应用设计的高可靠性 LPDDR5X 9600Mbps 内存 IP 系统解决方案。该
    的头像 发表于 01-21 15:00 827次阅读

    Cadence Conformal AI Studio三大核心引擎重塑IC验证

    Cadence 以 Conformal AI Studio 结合强化学习与分布式架构,全面升级 LEC、低功耗验证和 ECO,在 AI 设计时代开创新范式。
    的头像 发表于 01-05 10:12 763次阅读

    Cadence公司成功流片第三代UCIe IP解决方案

    为推动小芯片创新的下一波浪潮,Cadence 成功流片其第三代通用小芯片互连技术(UCIe)IP 解决方案,在台积电先进的 N3P 工艺上实现了业界领先的每通道 64Gbps 速率。随着行业向日
    的头像 发表于 12-26 09:59 609次阅读
    <b class='flag-5'>Cadence</b>公司成功流片第三代UCIe <b class='flag-5'>IP</b><b class='flag-5'>解决方案</b>

    智原科技推出DDR/LPDDR通用物理层IP解决方案

    与14FFC FinFET工艺。智原持续致力于提供优化的自有IP解决方案,协助ASIC客户提升开发效率与产品成本竞争力。
    的头像 发表于 07-25 16:41 1362次阅读

    Cadence推出LPDDR6/5X 14.4Gbps内存IP系统解决方案

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布业内首个 LPDDR6/5X 内存 IP 系统解决方案完成流片。该解决方案已经过优化,运行速率高达 14.4Gbp
    的头像 发表于 07-17 17:17 1535次阅读
    <b class='flag-5'>Cadence</b><b class='flag-5'>推出</b>LPDDR6/5X 14.4Gbps内存<b class='flag-5'>IP</b>系统<b class='flag-5'>解决方案</b>

    Cadence Conformal AI Studio助力前端验证设计

    Cadence 推出最新的前端验证设计方案 Conformal AI Studio,专为解决日益复杂的前端设计挑战而打造,旨在提升设计人员的工作效率,进而优化全流程功耗、效能和面积(P
    的头像 发表于 06-04 11:16 2145次阅读

    Cadence推出HBM4 12.8Gbps IP内存系统解决方案

    近日,Cadence(NASDAQ:CDNS)近日宣布推出业界速度最快的 HBM4 12.8Gbps 内存 IP 解决方案,以满足新一代 AI 训练和 HPC 硬件系统对 SoC 日益
    的头像 发表于 05-26 10:45 1820次阅读

    新思科技VSO.ai如何颠覆芯片验证

    随着片上系统(SoC)复杂性不断增加,IP的复杂性与验证难度以及用于验证VIP的开发要求也日益提高。不断发展的协议标准要求为IP
    的头像 发表于 05-21 14:49 1538次阅读
    新思科技VSO.ai如何颠覆芯片<b class='flag-5'>验证</b>