STM32H7微控制器突破CoreMark 2000分门槛

STM32H7系列微控制器 （MCU） 在今天创造 了历史，成为嵌入式市场中最强大的 ARM® Cortex®-M7 处理器实现。它的速度是之前的 STM32 旗舰系列 STM32F7 系列的两倍多，这意味着其 400 MHz 的核心频率使 ST 成为第一个使用 Cortex-M MCU 在 CoreMark 中达到 2010 分的公司。

这是可能的，因为 ST 是第一个将其 M7 实现从 90 nm 工艺节点缩小到 40 nm 的公司。媒体最近报道称，一些制造商已经开始或即将开始量产 10 纳米的 SoC。然而，重要的是要了解这些组件只有数字电路，这与 ST 的嵌入式 MCU 不同，后者包括数字电路、闪存和模拟组件。因此，这些结构比典型的主流组件要复杂得多，因此需要更复杂的工艺。因此，今天使用的 40 nm 节点不仅具有开创性，而且是通向 Cortex-M7 出色实现的门户，尽管我们无法在一篇文章中列举 STM32H7 中发现的所有重大更新或优化，

三个域，内存密集

STM32H7的三个领域

为了优化 STM32H7，其架构分为三个域。很简单，第一个 （D1） 包括带有缓存的内核、闪存和高带宽外围设备，例如驱动屏幕的模块或 Chrom-Art 图形引擎。连接域 D2 将 USB、加密加速器和用于存储的 SD/MMC2 单元等低速外围设备组合在一起。最后，批量采集模式域 D3 负责 MCU 的一些最基本方面，例如其复位和时钟控制以及 ADC、GPIO、RTC、芯片的电源管理和基本的 DMA （BDMA） 控制器。

与某些 STM32F7 系列相比，这种结构使 ST 能够设计出灵活高效的架构，该架构包含大量内部存储器。例如，L1 Cache 现在是 16 KB 的指令和相同数量的数据的四倍大。ST还包括总共1MB的SRAM和2MB的Flash，分别是上一代的三倍和两倍。然而，STM32H7 并没有使用单个 SRAM 块，这只会使某个域受益，而是在不同的位置放置了不同的数量，以使存储器更加通用。

并发访问

STM32H7 中的内存集成和连接

D1 域显然拥有最大数量的 SRAM。该内核共有 192 KB 的 TCM SRAM（64 KB I-TCM，针对指令进行了优化，128 KB D-TCM，针对数据进行了优化），作为 L1 缓存的扩展。它具有相同的性能，但可寻址。这意味着内核可以无延迟地访问 TCM RAM，开发人员可以专门放置需要确定性检索的信息，以执行时间关键的例程。最大的 SRAM 块 （512 KB） 位于第一个域中，因为它包含架构中计算最密集的方面。最后，D2 和 D3 通过芯片上的外设和其他模块提供对其 SRAM 的快速访问。

这种组织具有提供并发内存访问的巨大优势，这意味着信息可以在不同的域同时在不同的 SRAM 块中获取或存储，大大提高了架构的效率。这一点非常重要，因为嵌入式 MCU 必须经常处理计算密集型任务，例如运行图形和音频，同时与 USB 端口等接口通信，以确保数据传输不会中断。

优化的内存和 FPU

STM32H7 系列增强的计算能力带来的另一个重要特性是能够使用 ECC SRAM 和闪存。与 STM32F7 系列相比，速度提升如此之快，以至于 ST 现在拥有计算资源来添加纠错功能，并且仍然打破性能记录。通过提供 ECC，ST 不仅可以确保数据完整性，还可以提高闪存中的数据保留能力。

另一个受 ST 客户需求推动的架构决策示例是使用双精度 （FP64） 浮点单元。对这种流水线的需求可能并不总是很明显，但一些将从 STM32H7 系列中受益最多的产品需要执行 DSP 类型的计算。例如，监控电网并需要计算快速傅立叶变换算法的嵌入式系统，或运行精确 GPS 系统的连接设备将严重依赖双精度计算。

省电功能等等

不可能在一篇博文中提供 STM32H7 系列带来的所有特性和优化的完整列表。我们甚至还没有谈到这种三域架构所提供的惊人的功耗优化。例如，可以将 D1 和 D2 置于非常低功耗的待机模式 （7µA），而 D3 继续在其 SRAM 中捕获数据，而无需唤醒其他域，从而大大节省了能源。还有一个复杂而精细的时钟控制方案，以确保架构的不同部分以不同的速度运行，以进一步提高 MCU 的效率。

STM32H7 系列还在上一代产品的基础上增加了 10 个通信外设，总共 35 个，它仍然提供加密和哈希硬件加速，并保持引脚对引脚以及与 STM32F7 系列的软件兼容。破纪录的 STM32H7 系列现已向特定合作伙伴提供样品，并将于 2017 年第二季度量产。此时，ST 将更新 mbed 开发平台，以确保开发人员能够充分利用这一开创性架构。

审核编辑：郭婷