又一开源RISC-V GPU面世，流片或成最大问题

不久前，我们刚对RISC-V的GPU生态进行了分析，也谈及了目前的进展。虽然仍处于起跑状态，但越来越多的人开始意识到GPU是RISC-V的一块短板，并决心打破这个僵局。毕竟GPU凭借图形处理器能力以及在AI/ML应用上得天独厚的优势，已经让其在部分领域拥有了超越CPU的趋势。

而RISC-V想要在消费电子领域进入下一个阶段，比如智能手机和个人电脑等，GPU是不得不跨过的难关。不过对Arm来说，通用GPU都还没能做到高性能，即便是苹果的M1系列芯片，也只是靠着媒体处理引擎和堆核心数提升一定性能而已。要想推动RISC-V的GPU生态发展，单靠厂商、院校与研究机构还不够，RISC-V作为开源架构，也得利用好来自开源社区的力量。

RISC-V GPU再迎新玩家

近日，一个开源RISC-V项目引起了大家的注意，那就是VeriGPU。作者是来自人工智能呼叫中心自动化公司ASAPP的一名研究工程师Hugh Perkins。由于作者选用了Verilog这种硬件描述语言，想必这也是该项目名的来由了。

Hugh是一个资深的开发者了，拥有多年的机器学习和Python开发经验，从剑桥大学毕业的他选择了来到中国继续深造，最终在清华大学获得了CS硕士学位。然而，在这个新项目上，他选择了打造一款开源RISC-V GPU，专门面向机器学习，并计划让其支持PyTorch深度学习框架。

VeriGPU核心架构 / VeriGPU

为了兼容PyTorch，VeriGPU计划利用去年刚获得PyTorch官方支持的AMD HIP API，但VeriGPU也不排斥其他API，比如SYCL和英伟达的CUDA等。为了确保GPU核心专注于机器学习，VeriGPU像谷歌的TPU芯片一样，全部选用了BF16浮点格式，如此一来也可以降低GPU核心裸片的面积，从而减少单个核心的成本。

而且VeriGPU也不打算采用乱序执行，不仅是因为乱序执行在单指令多线程（SIMT）下的复杂性，也因为这会使得GPU核心占用更多的面积，要么只能减少核心数量，要么就只能接受成本的增加了，所以VeriGPU还是选择了轻量级的并行指令执行。

值得一提的是，虽然是一款RISC-V GPU，VeriGPU内部的GPU核心架构并不算完全遵守RISC-V ISA。Hugh表示当RISC-V与GPU设计出现冲突时，会选择打破RISC-V的规范。这种情况会出现也不奇怪，毕竟RISC-V的扩展还在完善中，难以估计到所有用例。

开源下的流片问题

既然选用了Verilog，是否可以在FPGA实现原型，并利用FPGA已有的资源加速开发过程，并完成最终的流片呢？但我们在上文也提到了，这并非一个通用GPU，而是专门针对机器学习的GPU，作者也表示目标是ASIC流片。

更何况FPGA完成流片本身成本也不低，而且目前来看，若将FPGA只是用于训练机器学习模型的话，在成本效益上不算优秀。Hugh表示，他并不打算自己去做流片，但他会尽力验证流片后的GPU是否时序无误可以正常运作等等。

考虑到如果是个人开发的话，流片成本确实不可小觑，如果没有公司、学校或研究机构的支持，一人完成流片可谓难于登天，至少大晶圆厂们通常不会浪费这个时间。这或许也是Hugh不选择自己流片的原因，但开源项目的好处就在于，VeriGPU的流片工作可以交给那些愿意一试的参与者。

但开源项目的流片也并非总是如此困难，至少他们现在多出了新的选择。在谷歌的出资下，SkyWater晶圆代工厂和众包设计平台Efabless推出了多项目晶圆（MPW）穿梭机项目。在不久前的芯片联盟（ChipAlliance）半年度技术更新上，谷歌分享了该项目去年的进展。

去年MPW项目进行了3次项目征集，总提交设计数达到了200个以上，谷歌计划今年继续支持更多的设计，所以如果开源芯片开发者打算拿到自己设计的芯片，一定不要错过这个“白嫖”谷歌的机会。

MPW穿梭机项目的进展 / 谷歌

这一计划的推出对于开源芯片开发者来说可谓福音了，首先提供的PDK不仅可以直接用于生产，而且是开源的，不需要签署保密协议之类的合同或条约。而且在集成了部分开源工具链的情况下，工程师的开发流程将更加顺畅。更不用说最重要的生产环节了，谷歌已经为了这个项目自掏腰包，所以参与该项目无需花一分钱。

但对于开源GPU的开发而言，这可能也就是他们目前能做到的最大限度了。目前市面上的GPU都会选择较为先进的工艺，而MPW只能提供130nm的工艺，所以在性能上肯定会大打折扣。验证自己的设计，为硬件工程师提供更多实操的机会，这才是该项目的初衷。