0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

MOS管并联的问题以及解决方案

硬件那点事儿 来源:硬件那点事儿 作者:硬件那点事儿 2022-04-13 08:13 次阅读

一.前言

在驱动一些较大电流的负载时,有时候由于单个MOS管的通流能力有限,很多人喜欢把几个MOS管并联起来,从而实现更大电流负载的开关,这种应用也比较广泛了,但是其中存在一些问题需要我们注意,今天我们就讲一下对应的问题以及解决方案。

二.MOS管并联的问题以及解决方案

对于NMOS而言,我们在G极施加正电压,会吸引负电荷从而形成导通沟道,从MOS管的结构可以看出由于G和S以及D之间存在绝缘层,从而会产生寄生电容的问题。

MOS管并联的问题以及解决方案

当我们在开关电机这种感性负载时,当感性负载两端的压降降低后,GD之间寄生电容的存在会导致流经栅极电阻电流增大,并且在dv/dt较大时,干扰会通过GD在栅极形成较大的干扰电压,可能会使得MOS管误导通。而GS之间的寄生电容的存在则会导致驱动波形变得畸形,MOS管的开关产生延时。

MOS管并联的问题以及解决方案

通过下图能明显看出从驱动器出来的方波驱动波形倒是MOS管栅极后就变了样,所以问题就来了,一个MOS的栅极电容可能不算什么,但是当你把几个MOS并联起来后你会发现这个时候的栅极电容已经足够大了,你完全不能忽略他了,所以你一定要测一下栅极的驱动波形,看看是不是已经畸变的不成样子了。或者你也可以在设计之前先评估一下由于寄生电容导致的波形上升时间,我们可以在规格书中找到MOS的栅极寄生电容C,如果你的4个MOS并联在一起,那总电容约等于4*C,如果栅极串联的电阻是100R,那么时间常数就是4*C*100,一般3-5RC可以完成电容的充电,所以驱动波形上升时间大概是3*4*C*100。

MOS管并联的问题以及解决方案

知道了问题所在,接下来就谈谈怎么解决问题,寄生电容是MOS的固有特性,只要不换MOS型号,那么我们是没法减小MOS的寄生电容容值的,所以我们只能从减小栅极电阻R出发,把所有栅极连在一起,只用一个栅极电阻,给电阻并联一个二极管,这样MOS关断时由于二极管导通,电阻相当于被二极管短路,可以加速MOS关断。或者选用驱动能力比较强的驱动IC也能改善此问题。

MOS管并联的问题以及解决方案

三.总结

MOS管并联的应用,大家一定要注意驱动波形畸变的问题,特别是在PWM模式下工作时,驱动频率高的话可能会出问题,这些都是需要我们在前期设计就要考虑。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 并联
    +关注

    关注

    5

    文章

    220

    浏览量

    34803
  • 电流
    +关注

    关注

    40

    文章

    5927

    浏览量

    129662
  • MOS管
    +关注

    关注

    106

    文章

    2184

    浏览量

    64212
收藏 人收藏

    评论

    相关推荐

    MOS并联均流技术分析

    MOS并联均流技术分析IGBT并联均流技术分析BJT
    发表于 07-24 14:24

    MOS并联

    MOS栅极并联的用处自己产生的问题
    发表于 04-01 16:00

    MOS的外围电路

    现在用全桥输出拓扑较多经常看见在每个桥臂的MOSG极前加一个阻值不大但是功率较大的电阻同时和MOS并联的还有一个RCD(电阻+二极+电容
    发表于 08-11 09:20

    多颗MOS并联应用研究

      1.MOS并联的可行性分析  由下面的某颗MOS的温度曲线可以看出MOS
    发表于 10-12 16:47

    挖掘MOS被击穿的原因及解决方案

    `<p> 挖掘mos被击穿的原因及解决方案  一、MOS本身的输入电阻很高,而栅源极间电容又非常小,所以极易受外界电磁场或静
    发表于 11-05 14:26

    MOS应用概述(三):米勒振荡的应对

    电路中,MOSDS之间,往往并联无感CBB小电容,一般容量在10nF以内,不能太大,有利于米勒振荡,注意该电容的发热量,频率更高的时候,需要用云母电容 D、提高漏极电感方式相对应方案
    发表于 11-26 11:40

    浅析MOS串联并联的驱动应用

      1.MOS并联的可行性分析  由下面的某颗MOS的温度曲线可以看出MOS
    发表于 11-28 12:08

    mos并联可行么

    如何看待多颗MOS并联
    发表于 12-08 10:53

    MOS、三极并联使用时的均流电阻选取?

    问题是,1.当MOS之间并联使用时,均流电阻如何取值?2.三极之间并联使用时,均流电阻又如何取值?3.GS间的放电电阻是否应该和G-S-
    发表于 01-05 18:19

    MOS并联是什么意思

    一、MOS并联理论:(1)、三极(BJT)具有负的温度系数,即当温度升高时,导通电阻会变小。(2)、MOS
    发表于 10-29 07:04

    请问mos反向并联肖特基二极是如何防止输入短路的?

    为什么反向并联肖特基二极会限制mos的电流?
    发表于 07-21 13:09

    【技术精选】嵌入式STM32原创征文活动精选文章

    损耗的计算方法MOS并联的问题以及解决方案NO3 专栏作者:嵌入式技术简介:本专栏重点分享STM32开发(寄存器、HAL库)、PCB电路设
    发表于 07-27 18:26

    [讨论] mos并联的驱动电阻如何配置,开启电压如何确定?

    mos并联可以增大电流能力,并联MOS需要注意mos
    发表于 07-29 14:11

    如何看待多颗MOS管的并联,其可行性方案是什么

    1.MOS管的并联对走线的规定 大伙儿了解,好几个MOS并联,漏极和源极的布线都必须根据好几个MOS管的总电流,理论上测算,假如要做到单独
    发表于 12-09 16:32 1.7w次阅读

    晶体管与MOS管的并联理论

    一、MOS并联理论:(1)、三极管(BJT)具有负的温度系数,即当温度升高时,导通电阻会变小。(2)、MOS管具有正的温度系数,即当温度升高时,导通电阻会逐渐变大。MOS管的这一特性
    发表于 10-22 17:21 28次下载
    晶体管与<b class='flag-5'>MOS</b>管的<b class='flag-5'>并联</b>理论