Vivado HLS从HDL到模型和C的描述
先从运行一个创建一个项目开始吧。
首先打开Vivado设计套件Vivado HLS 2015.4；
输入项目的名称和存放的位置；
点击下一步，输入设计顶层函数的名称，接着下一步；
暂时不需要填写，直接下一步；
解决方案的名字默认 (solution1)就好, 时钟周期根据需要自己设，这里我设(10 ns), 时钟的不确定性一般为12.5%，接着选择器件，最后“finish”。
将该例程的设计文件和testbench全部复制到刚才创建的项目目录下：
在设计资源窗口右击“Source”，添加设计文件；
再接着右击“Test Bench”,添加文件；
至此，项目建设完成。接着进行综合仿真，验证设计。 点击“Run C Snthry”。
点击“Run C Simulation”，接着点击“OK”；
至此，此项目在没有硬件调试的前提下算是成功运行了。
审核编辑：汤梓红
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
HDL
+关注
关注
8文章
331浏览量
48808 -
模型
+关注
关注
1文章
3648浏览量
51709 -
Vivado
+关注
关注
19文章
846浏览量
70464
发布评论请先 登录
相关推荐
热点推荐
RA8P1部署ai模型指南：从训练模型到部署 | 本周六
在嵌入式边缘AI中，如何把“训练好的模型”稳定地“跑在板子上”，决定了项目能否落地。我们带你基于RA8P1平台，跑通从数据准备、模型训练、量化转换，到工程部署的整个流程，帮助你快速实现
vcs和vivado联合仿真
文档中明确描述vivado2021.2版本对应VCS的版本是2020.12，由于license问题所以选择vcs2018的版本；虽然目前与官方的版本不匹配，但是不影响正常使用；
使用tcl界面
发表于 10-24 07:28
如何在vivadoHLS中使用.TLite模型
, output_stream); // 从输出流中读取输出数据到缓冲区 // 根据模型的输出形状进行相应的读取和处理}5. 数据处理
根据模型的输出形状，
发表于 10-22 06:29
vivado仿真时GSR信号的影响
利用vivado进行设计xilinx FPGA时，写完设计代码和仿真代码后，点击run simulation（启动modelsim进行仿真）。
干货分享 | TSMaster MBD模块全解析：从模型搭建到自动化测试的完整实践
在汽车电子MBD开发中，TSMasterMBD模块深度集成于TSMaster先进的总线分析、仿真与测试平台，旨在为工程师提供一套从模型自动编译、代码集成到自动化测试的端到端无缝解决方案
如何在Unified IDE中创建视觉库HLS组件
Vivado IP 流程（Vitis Unified），在这篇 AMD Vitis HLS 系列 3 中，我们将介绍如何使用 Unified IDE 创建 HLS 组件。这里采用“自下而上”的流程，
使用AMD Vitis Unified IDE创建HLS组件
这篇文章在开发者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 传统 IDE） 的基础上撰写，但使用的是 AMD Vitis Unified IDE，而不是之前传统版本的 Vitis HLS
如何使用AMD Vitis HLS创建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 来创建一个 HLS IP，通过 AXI4 接口从存储器读取数据、执行简单的数学运算，然后将数据写回存储器。接着会在 AMD Vivado
从FA模型切换到Stage模型时：module的切换说明
module的切换
从FA模型切换到Stage模型时，开发者需要将config.json文件module标签下的配置迁移到module.json5配置文件module标签下，具体差异
发表于 06-05 08:16
如何使用One Spin检查AMD Vivado Design Suite Synth的结果
本文讲述了如何使用 One Spin 检查 AMD Vivado Design Suite Synth 的结果（以 Vivado 2024.2 为例）。
Vivado HLS设计流程
为了尽快把新产品推向市场，数字系统的设计者需要考虑如何加速设计开发的周期。设计加速主要可以从“设计的重用”和“抽象层级的提升”这两个方面来考虑。Xilinx 推出的 Vivado HLS 工具可以
FPGA Verilog HDL语法之编译预处理
Verilog HDL语言和C语言一样也提供了编译预处理的功能。“编译预处理”是Verilog HDL编译系统的一个组成部分。Verilog HDL语言允许在程序中使用几种特殊的命令(
一文详解Verilog HDL
Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。现实生活中多用于专用
从Level1 Model到Level3 Modle来感受器件模型是如何开发的
本文从Level1 model到Level3 model的Ids电流公式的发展来感受Compact器件模型是如何开发的。 MOS技术扩展到纳米尺寸，带来了电路模拟器中器件
工商网监
评论