Vivado HLS从HDL到模型和C的描述
先从运行一个创建一个项目开始吧。
首先打开Vivado设计套件Vivado HLS 2015.4；
输入项目的名称和存放的位置；
点击下一步，输入设计顶层函数的名称，接着下一步；
暂时不需要填写，直接下一步；
解决方案的名字默认 (solution1)就好, 时钟周期根据需要自己设，这里我设(10 ns), 时钟的不确定性一般为12.5%，接着选择器件，最后“finish”。
将该例程的设计文件和testbench全部复制到刚才创建的项目目录下：
在设计资源窗口右击“Source”，添加设计文件；
再接着右击“Test Bench”,添加文件；
至此，项目建设完成。接着进行综合仿真，验证设计。 点击“Run C Snthry”。
点击“Run C Simulation”，接着点击“OK”；
至此，此项目在没有硬件调试的前提下算是成功运行了。
审核编辑：汤梓红
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
HDL
+关注
关注
8文章
323浏览量
47104 -
模型
+关注
关注
1文章
2704浏览量
47689 -
Vivado
+关注
关注
18文章
790浏览量
65101
发布评论请先 登录
相关推荐
如何用HLS实现UART呢？
UART 是一种旧的串行通信机制，但仍在很多平台中使用。它在 HDL 语言中的实现并不棘手，可以被视为本科生的作业。在这里，我将通过这个例子来展示在 HLS 中实现它是多么容易和有趣。
如何用HLS实现UART
UART 是一种旧的串行通信机制，但仍在很多平台中使用。它在 HDL 语言中的实现并不棘手，可以被视为本科生的作业。在这里，我将通过这个例子来展示在 HLS 中实现它是多么容易和有趣。
使用Vivado高层次综合(HLS)进行FPGA设计的简介
电子发烧友网站提供《使用Vivado高层次综合(HLS)进行FPGA设计的简介.pdf》资料免费下载
发表于 11-16 09:33
•0次下载
【KV260视觉入门套件试用体验】硬件加速之—使用PL加速矩阵乘法运算（Vitis HLS）
利用率，因为 HLS 工具可以根据用户的指令和目标进行自动的优化和转换，生成高质量的 RTL 代码。
接下来四期，我开始分享Vitis AI环境的搭建，并使用Vitis AI部署自定义模型到KV260中。
发表于 10-13 20:11
将VIVADO HLS设计移植到CATAPULT HLS平台
电子发烧友网站提供《将VIVADO HLS设计移植到CATAPULT HLS平台.pdf》资料免费下载
发表于 09-13 09:12
•2次下载
Vivado使用指南
Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这
发表于 09-06 17:55
二十进制编码器及Verilog HDL描述 Verilog HDL程序的基本结构及特点
节通过硬件描述语言Verilog HDL对二十进制编码器的描述，介绍Verilog HDL程序的基本结构及特点。
嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板（4）
7/10 64bit、Xilinx Vivado2017.4 、Xilinx Vivado HLS 2017.4 、Xilinx SDK 2017.4。Xilinx Vivado
发表于 08-24 14:54
嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板（3）
目 录4 matrix_demo 案例 274.1 HLS 工程说明 274.2 编译与仿真 304.3 综合 314.4 IP 核测试 364.4.1 PL 端 IP 核测试 Vivado 工程
发表于 08-24 14:52
嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板（1）
。
Xilinx Vivado HLS (High-Level Synthesis，高层次综合) 工具支持将 C 、C++等语言转化成硬件描述
发表于 08-24 14:40
基于HLS之任务级并行编程
HLS任务级编程第一篇文章可看这里： HLS之任务级并行编程 HLS的任务级并行性（Task-level Parallelism）分为两种：一种是控制驱动型；一种是数据驱动型。对于控制驱动
调用HLS的FFT库实现N点FFT
）hls_fft.h。实际上，在HLS中调用该库实现FFT，其实是Vivado中的那个FFT核实现的，但是HLS中的配置和给定输入输出数据比较方便，并且对其外部封装其他类型的总线接口非
Vivado HDL编写示例
Vivado 软件提供了HDL编写中常用的示例，旨在帮助初学者更好地理解和掌握HDL编程，这里分享一下verilog代码示例。
工商网监
评论