0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

高速链路时钟抖动规范基础知识

电子设计 来源:网友电子设计发布 作者:网友电子设计发布 2021-11-22 15:52 次阅读

作者:John Johnson,德州仪器

本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。

用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构,根据其开发标准的目标(数据吞吐量和通信距离)确定抖动预算;同时还要考虑到组成通信链路的模块的局限性。

pYYBAGGKc2uAEX5GAABqy1wyoNo165.png

图 1 通信链路—抖动组件

图 1 显示了集成有一个嵌入式时钟的典型高速通信链路。每个子系统(时钟、发送器、通道和接收机)都会对整体抖动预算的增加产生影响。子系统抖动包括一个决定性 (DJ) 组件和一个随机组件 (RJ),如图 1 所示。为了实现可接受的通信效果,必须满足下列条件:

poYBAGGKc26AEUq4AAAFxHyIi_0778.png 方程式 1

其中:TJSYS 是总抖动,而 1UI 为1个单位时间间隔(1 比特时间)

总抖动 (TJ) 包括每个子系统决定性抖动和随机抖动的和。由于随机抖动自身的属性,进行这种求和时需要特别注意。随机抖动呈现高斯(随机)分布,并且无边界。因此,随机抖动可表示为一个 RMS 值,并且在规定测量/整合带宽范围内对其进行估算。例如,图 1 所示接收机的抖动测量带宽便为 f2 - f1(参见图 2)。这是因为接收机锁相环路 (PLL) 追踪 f1 以下的抖动(从而排斥它),而发射 PLL 的频率上限为 f2。从接收机的角度来看,使链路性能降低的随机抖动降至这些限制之间。

pYYBAGGKc3GAfx2GAACCQ_fSkFw728.png

图 2 高速通信链路—随机抖动测量带宽

由于随机抖动是随机过程产生的结果,系统总随机抖动的计算需要进行方和根 (RSS) 计算,如方程式2所示:

poYBAGGKc3SAfP72AAAHaCjAS1I601.png

方程式 2

决定性抖动源和的计算很简单:

pYYBAGGKc3eAM8SqAAAGOJyHLcQ677.png 方程式 3

最后,可对系统总抖动进行估算,由此可以实现链路预算;但是,还需要做更多的工作。这种计算涉及统计数学。需要用到一种被称之为 Q 因数的参数(参见表 1)。Q 因数的大小具体取决于误码率 (BER),同时还要根据链路性能/可靠性目标来选择。由于随机抖动的无边界属性,(最终)会出现误码。例如,10-8 的 BER 意味着,每发送 100,000,000 比特便会有一个比特被错误解释。现代的通信系统通常会要求一个达到或者超过 10-12 以上的 BER。

系统总抖动(以及链路预算)可使用方程式 4 计算得到:

poYBAGGKc3mAL-HxAAAIk96MorI556.png 方程式 4

例如,10-14 的 BER 时,总抖动为:

poYBAGGKc3yAWxA-AAAII3DhBHA153.png 方程式 5

本文讨论了构成总抖动预算的一些参数。下一次,我们将探讨时钟,并研究随机抖动和相位噪声之间的关系。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 嵌入式
    +关注

    关注

    4975

    文章

    18235

    浏览量

    287813
  • 模拟
    +关注

    关注

    7

    文章

    1413

    浏览量

    83646
  • 时钟
    +关注

    关注

    10

    文章

    1479

    浏览量

    130295
收藏 人收藏

    评论

    相关推荐

    了解并尽量减少抖动高速链路的影响

    作者:Bill Schweber 投稿人:DigiKey 北美编辑 通过为系统组件确定步调,时钟振荡器为现代电路提供定时。随着系统速度提高到数百 MHz 或更高,这些时钟必须更快并具有极低的抖动
    的头像 发表于 02-13 17:47 658次阅读
    了解并尽量减少<b class='flag-5'>抖动</b>对<b class='flag-5'>高速</b>链路的影响

    射频与微波基础知识

    射频与微波基础知识
    的头像 发表于 01-16 10:05 253次阅读
    射频与微波<b class='flag-5'>基础知识</b>

    了解抖动高速链路的影响并将其降至最低

    作者:Bill Schweber 时钟振荡器通过对系统组件进行起搏来提供现代电路的定时心跳。随着系统速度提高到数百兆赫兹 (MHz) 或更高,这些时钟必须更快并提供非常低的抖动(通常低于 100
    的头像 发表于 01-01 13:55 310次阅读
    了解<b class='flag-5'>抖动</b>对<b class='flag-5'>高速</b>链路的影响并将其降至最低

    电气技术基础知识

    电气技术基础知识
    的头像 发表于 12-14 09:11 730次阅读
    电气技术<b class='flag-5'>基础知识</b>

    抖动基础知识

    抖动的定义是“信号的各个有效瞬时对其当时的理想位置的短期性偏离。”简单来说,抖动是指相对于其应当发生跳变的时间,信号实际跳变时有多长时间的提前或延迟。对于数字信号而言,这个有效瞬时就是信号
    的头像 发表于 11-29 18:26 676次阅读
    <b class='flag-5'>抖动</b>的<b class='flag-5'>基础知识</b>

    时钟抖动对ADC性能有什么影响

    电子发烧友网站提供《时钟抖动对ADC性能有什么影响.pdf》资料免费下载
    发表于 11-28 10:24 1次下载
    <b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>对ADC性能有什么影响

    IC设计必须关注的时钟抖动

    时钟抖动是相对于理想时钟沿实际时钟存在不随时间积累的、时而超前、时而滞后的偏移称为时钟抖动,简称
    的头像 发表于 11-08 15:08 995次阅读
    IC设计必须关注的<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>

    运放-2. 基础知识

    运放基础知识
    的头像 发表于 08-18 10:59 1765次阅读
    运放-2. <b class='flag-5'>基础知识</b>

    时钟偏差和时钟抖动的相关概念

    本文主要介绍了时钟偏差和时钟抖动
    的头像 发表于 07-04 14:38 1060次阅读
    <b class='flag-5'>时钟</b>偏差和<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>的相关概念

    时钟抖动的几种类型

    先来聊一聊什么是时钟抖动时钟抖动实际上是相比于理想时钟时钟边沿位置,实际
    的头像 发表于 06-09 09:40 1273次阅读
    <b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>的几种类型

    简谈数字电路设计中的抖动

    抖动抖动是对信号时域变化的测量结果,它从本质上描述了信号周期距离其理想值偏离了多少。在绝大多数文献和规范中,时间抖动(jitter)被定义为
    发表于 06-02 17:53

    被动元件基础知识

    被动元器件基础知识介绍
    发表于 06-02 17:12 12次下载

    时钟抖动会影响建立时间和保持时间违例吗?

    首先,我们需要理解什么是时钟抖动。简而言之,时钟抖动(Jitter)反映的是时钟源在时钟边沿的不
    的头像 发表于 06-02 09:09 1118次阅读
    <b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>会影响建立时间和保持时间违例吗?

    使用外部 PLL 改善 FPGA 通信接口时钟抖动

    ) 以及其他通常要求时域抖动规范(如周期)的应用生成时钟- 周期和周期抖动。 然而,对于串行解串器 (SerDes)、千兆以太网 (GbE)、10 GbE、同步光网络/同步数字体系 (
    的头像 发表于 05-26 22:15 1513次阅读

    STM32中C语言的基础知识

    C语言是单片机开发中的必备基础知识,本文列举了部分STM32学习中比较常见的一些C语言基础知识,希望能对大家有所帮助。
    的头像 发表于 04-27 17:42 968次阅读
    STM32中C语言的<b class='flag-5'>基础知识</b>