0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

高速链路时钟抖动规范基础知识

电子设计 来源:网友电子设计发布 作者:网友电子设计发布 2021-11-22 15:52 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

作者:John Johnson,德州仪器

本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。

用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构,根据其开发标准的目标(数据吞吐量和通信距离)确定抖动预算;同时还要考虑到组成通信链路的模块的局限性。

pYYBAGGKc2uAEX5GAABqy1wyoNo165.png

图 1 通信链路—抖动组件

图 1 显示了集成有一个嵌入式时钟的典型高速通信链路。每个子系统(时钟、发送器、通道和接收机)都会对整体抖动预算的增加产生影响。子系统抖动包括一个决定性 (DJ) 组件和一个随机组件 (RJ),如图 1 所示。为了实现可接受的通信效果,必须满足下列条件:

poYBAGGKc26AEUq4AAAFxHyIi_0778.png 方程式 1

其中:TJSYS 是总抖动,而 1UI 为1个单位时间间隔(1 比特时间)

总抖动 (TJ) 包括每个子系统决定性抖动和随机抖动的和。由于随机抖动自身的属性,进行这种求和时需要特别注意。随机抖动呈现高斯(随机)分布,并且无边界。因此,随机抖动可表示为一个 RMS 值,并且在规定测量/整合带宽范围内对其进行估算。例如,图 1 所示接收机的抖动测量带宽便为 f2 - f1(参见图 2)。这是因为接收机锁相环路 (PLL) 追踪 f1 以下的抖动(从而排斥它),而发射 PLL 的频率上限为 f2。从接收机的角度来看,使链路性能降低的随机抖动降至这些限制之间。

pYYBAGGKc3GAfx2GAACCQ_fSkFw728.png

图 2 高速通信链路—随机抖动测量带宽

由于随机抖动是随机过程产生的结果,系统总随机抖动的计算需要进行方和根 (RSS) 计算,如方程式2所示:

poYBAGGKc3SAfP72AAAHaCjAS1I601.png

方程式 2

决定性抖动源和的计算很简单:

pYYBAGGKc3eAM8SqAAAGOJyHLcQ677.png 方程式 3

最后,可对系统总抖动进行估算,由此可以实现链路预算;但是,还需要做更多的工作。这种计算涉及统计数学。需要用到一种被称之为 Q 因数的参数(参见表 1)。Q 因数的大小具体取决于误码率 (BER),同时还要根据链路性能/可靠性目标来选择。由于随机抖动的无边界属性,(最终)会出现误码。例如,10-8 的 BER 意味着,每发送 100,000,000 比特便会有一个比特被错误解释。现代的通信系统通常会要求一个达到或者超过 10-12 以上的 BER。

系统总抖动(以及链路预算)可使用方程式 4 计算得到:

poYBAGGKc3mAL-HxAAAIk96MorI556.png 方程式 4

例如,10-14 的 BER 时,总抖动为:

poYBAGGKc3yAWxA-AAAII3DhBHA153.png 方程式 5

本文讨论了构成总抖动预算的一些参数。下一次,我们将探讨时钟,并研究随机抖动和相位噪声之间的关系。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 嵌入式
    +关注

    关注

    5186

    文章

    20151

    浏览量

    328901
  • 模拟
    +关注

    关注

    7

    文章

    1445

    浏览量

    85125
  • 时钟
    +关注

    关注

    11

    文章

    1953

    浏览量

    134548
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    LMK3H2108超低抖动时钟发生器

    即可满足 PCIe Gen1 到 Gen7 的抖动规范,适用于数据中心、服务器、存储系统及工业高速的主
    发表于 11-11 09:10

    高速光模块时钟解决方案:YSO233UJ通过高基频光刻工艺实现超低抖动与高频率稳定性

    、1.6T、3.2T 光模块 提供精准时钟支持。它不仅优化了性能,更为新一代数据中心和超高速互联奠定了坚实基础。
    的头像 发表于 10-29 17:31 520次阅读
    <b class='flag-5'>高速</b>光模块<b class='flag-5'>时钟</b>解决方案:YSO233UJ通过高基频光刻工艺实现超低<b class='flag-5'>抖动</b>与高频率稳定性

    时钟振荡器选型与排障:从抖动预算到PCB电源的工程实操(含延伸阅读)

    ppb 级稳定与更低相位噪声;接受更大体积与功耗。 MEMS 振荡器 :抗震、可编程、打样快;在高温/冲击环境或对抗机械应力时具优势(仍需核对抖动与温稳是否满足预算)。 三、抖动
    发表于 10-20 14:40

    LMK03328 具有两个独立 PLL 的超低抖动时钟发生器系列技术手册

    多个时钟,可降低BOM成本和板面积,并通过替代多个振荡器和时钟分配器件来提高可靠性。超低抖动可降低高速串行
    的头像 发表于 09-14 09:37 817次阅读
    LMK03328 具有两个独立 PLL 的超低<b class='flag-5'>抖动</b><b class='flag-5'>时钟</b>发生器系列技术手册

    LMK03318 具有单 PLL 的超低抖动时钟发生器系列技术手册

    位串行接口和数字设备生成多个时钟,从而降低BOM成本和电路板面积,并通过替代多个振荡器和时钟分配设备来提高可靠性。超低抖动可降低高速串行
    的头像 发表于 09-13 17:35 1078次阅读
    LMK03318 具有单 PLL 的超低<b class='flag-5'>抖动</b><b class='flag-5'>时钟</b>发生器系列技术手册

    ‌LMK05028 低抖动双通道网络同步器时钟芯片总结

    该LMK05028是一款高性能网络同步器时钟器件,可提供抖动清除、时钟生成、高级时钟监控和良好的无中断开关性能,以满足通信基础设施和工业应用的严格时序要求。该器件的低
    的头像 发表于 09-12 14:18 732次阅读
    ‌LMK05028 低<b class='flag-5'>抖动</b>双通道网络同步器<b class='flag-5'>时钟</b>芯片总结

    LMK05318 带BAW的超低抖动单通道网络同步器时钟技术手册

    该LMK05318是一款高性能网络同步器时钟器件,可提供抖动清除、时钟生成、高级时钟监控和卓越的无中断开关性能,以满足通信基础设施和工业应用的严格时序要求。该器件的超低
    的头像 发表于 09-12 13:49 579次阅读
    LMK05318 带BAW的超低<b class='flag-5'>抖动</b>单通道网络同步器<b class='flag-5'>时钟</b>技术手册

    差分输出 × 超低抖动:打造高速稳定的大型数据同步时脉

    设计) FCO-7L-UJ(关键频率控制) 推荐典型应用情境 关键交换板卡: FCO-7L-UJ 搭配主控芯片,保障同步稳定运行。 NVMe服务器主板: FCO-5L-UJ 输出精确低抖动
    发表于 07-16 11:32

    差分输出VCXO:低抖动时钟源助力光通信系统精密同步

    高速光通信系统中,时钟信号的相位稳定性与输出结构决定了整个的同步能力与数据可靠性。传统的CMOS单端输出振荡器难以满足SerDes、CDR、PAM4调制等对低
    的头像 发表于 06-25 11:00 1757次阅读
    差分输出VCXO:低<b class='flag-5'>抖动</b><b class='flag-5'>时钟</b>源助力光通信系统精密同步

    AD9547双/四输入网络时钟发生器/同步器技术手册

    AD9547针对许多系统提供同步功能,包括同步光纤网络(SONET/SDH)。该器件产生的输出时钟可以与两差分或四单端外部输入参考时钟之一同步。数字锁相环(PLL)可以降低与外部参
    的头像 发表于 04-11 09:37 675次阅读
    AD9547双<b class='flag-5'>路</b>/四<b class='flag-5'>路</b>输入网络<b class='flag-5'>时钟</b>发生器/同步器技术手册

    AD9523 14输出、低抖动时钟发生器技术手册

    AD9523提供低功耗、多路输出时钟分配功能,具有低抖动性能,还配有片内集成锁相环(PLL)和电压控制振荡器(VCO)。片内VCO的调谐频率范围为3.6 GHz至4.0 GHz。 AD9523
    的头像 发表于 04-10 15:50 794次阅读
    AD9523 14<b class='flag-5'>路</b>输出、低<b class='flag-5'>抖动</b><b class='flag-5'>时钟</b>发生器技术手册

    HAC925QN以38fs超低抖动抢占时钟芯片市场

    高速数字系统设计中,时钟信号的纯净度与稳定性直接决定了系统的整体性能。抖动(Jitter)作为衡量时钟质量的核心指标,往往成为工程师选型时的关键考量。面对国际大厂长期的技术垄断,国产
    的头像 发表于 03-06 11:54 810次阅读

    14差分输出时钟抖动消除器SC6302,兼容HMC7044

    14差分输出时钟抖动消除器SC6302,兼容HMC7044
    的头像 发表于 03-05 10:18 727次阅读
    14<b class='flag-5'>路</b>差分输出<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>消除器SC6302,兼容HMC7044

    PCB绘制基础知识

    电子发烧友网站提供《PCB绘制基础知识.pdf》资料免费下载
    发表于 01-21 15:20 8次下载
    PCB绘制<b class='flag-5'>基础知识</b>

    EMC基础知识-华为

    EMC基础知识-华为
    发表于 01-06 14:09 5次下载