模拟基础知识:处理SAR ADC输入驱动难题

模拟基础知识 ：处理 SAR ADC 输入驱动难题

编者注：

模数转换器 （ADC） 将模拟世界与数字世界连接，因此是连接现实世界中任何电子系统的基本组件。它们也是决定系统性能的关键因素。本系列文章探讨ADC的基础知识及其类型、应用。本文将探讨SAR ADC的输入驱动难题。

许多数据采集、工业控制和仪表应用都需要超高速模数转换器 （ADC），而逐次逼近寄存器（SAR） 转换器则能完全满足这一要求。然而，我们必须确保SAR转换器周围的外部电路也能胜任这一任务，才能确保成功的转换结果。对于SAR转换器来说，需要特别注意的关键端子是其模拟信号输入端——如果不加以重视，这些输入引脚会产生稳定性问题和电容电荷“反冲”，从而导致转换不准确并延长信号采集时间。

在SAR转换器应用中，精确控制输入信号的解决方案在于运算放大器（运放）的驱动。如搭配适当的输出电阻和电容值，这些器件就是高分辨率、16位和20位SAR转换器系统的高精度稳健解决方案的基础。

本文将简要讨论实现稳定准确的SAR ADC转换的相关问题。然后，介绍一款合适的运放来驱动SAR ADC，并说明如何实现必要的输入驱动电路。我们将以Analog Devices的解决方案为例进行说明。

SAR ADC输入电路

SAR ADC驱动电路具有将ADC与其信号源隔离的运算放大器（A1和A2）（图1）。在该电路中，Rext通过“隔离”放大器的输出级与ADC容性负载（CIN+和CIN-）和Cext隔离来保持稳定。Cext和CREF为ADC提供了一个近乎完美的输入源，可以吸收来自IN+、IN-和REF输入端子的开关电荷注入。输入端子（IN+， IN-） 在转换器的采集期间跟踪输入信号 （VSIG+， VSIG-）的电压，为ADC输入采样电容CIN+和CIN-充电。

图1：在该电路中，Rext将Cext与运放输出级“隔离”。Cext和CREF在采样期间为差分SAR ADC提供电荷储备。（图片来源：Digi-Key Electronics）

以Analog Device的AD7915（16位）和AD4021（20位）SAR ADC为例观察ADC内部，可以看到该器件使用了电荷再分配数模转换器 （DAC）。容性DAC有两个相同的二元加权电容阵列。这两个电容阵列连接非反相和反相比较器输入端（图2）。

图2：基于AD7915和AD4021的SAR ADC简化原理图，其中N表示转换器位数。（图片来源：Digi-Key Electronics，在Analog Devices原始资料基础上进行了修改）

在采集阶段，输入端（IN+和IN-）切换到电容阵列。此外，SW+和SW-闭合，将最小有效位 （LSB） 电容与地（GND） 相连。在这种状态下，电容阵列成为采样电容，采集IN+和IN-模拟信号。采集阶段结束后，控制逻辑（右侧）的CNV输入变为高电平，启动转换阶段。

转换阶段开始时，先断开SW+和SW-，将两个电容阵列切换到GND。在这种配置下，捕获的IN+和IN-差分电压会导致比较器变得不平衡。电荷再分配DAC在GND和RE 之间有条不紊地将电容器阵列的每个元件从最重要的位（MSB） 切换到 LSB。比较器输入按二元加权电压步长来变化（VREF/2N-1， VREF/2N-2.。.VREF/4， VREF/2）。控制逻辑将开关从MSB切换为LSB，使得比较器回到平衡状态。这个过程结束后，ADC返回采集阶段，控制逻辑产生ADC输出代码。

输入电荷注入、电路稳定性和驱动AD7915 ADC

转换过程的关键是获取准确的输入信号电压。当驱动放大器准确地向输入电容器CIN+和CIN-进行充电时，ADC数据转换过程就会顺利进行，同时保持稳定，直至ADC采集时间结束。对设计者来说，问题在于ADC的输入端引入了一个电容 （CIN+，CIN-） 以及需要驱动放大器进行管理的开关噪声或“反冲”电荷注入。

放大电路Bode plot可以快速估算电路稳定性。Bode plot工具可以近似地描述放大器的开环和系统闭环增益传递函数的大小（图3）。

y轴量化了放大器电路的开环增益 （AOL） 和闭环增益（ACL），其中放大器的AOL曲线从130分贝 （dB） 开始，闭环增益ACL等于0dB。沿X轴的单位以对数形式量化了从100赫兹（Hz） 到1千兆赫兹 （GHz） 的开环和闭环增益频率。

在图3中，放大器在大约220Hz （fO） 时的直流开环增益以-20dB/十倍频程的速度从130dB下降。随着频率的增加，这种衰减在持续并在大约180兆赫兹 （MHz） 时跨过0dB。由于这条曲线表示单极系统，所以分频器频率fU等于单位增益稳定放大器的增益带宽乘积 （GBWP）。该图代表一个稳定的系统，因为AOL和ACL的截止率是20dB/十倍频程。

加入Rext和Cext以及SAR ADC后，通过创建系统零点和极点来修改放大器电路（图4）。该系统包括一个16位、每秒1兆次 （MSPS） 的AD7915差分PulSAR ADC和一个180MHz、轨至轨输入/输出ADA4807-1放大器，该器件由Analog Devices提供。由于存在30皮法（pF）（典型值）的ADC输入电容负载，放大器和ADC的组合需要Rext。该电路还需要Cext作为充电筒，在ADC输入端提供足够的电荷，以准确匹配输入电压。

如图4所示，由于电路在初始采集时ADC的电容负载和ADC的开关电荷注入，有可能发生振荡。Rext/Cext放大器输出元件所产生的额外极点和零点保证了系统稳定，所以开环和闭环增益曲线交点大于20dB/十倍频程，使相位裕度小于45°。这种配置与fP2和fZ2一起构成一个不稳定电路。 为避免不稳定，在评估电路中带有Rext和Cext的放大器开环增益曲线时，设计人员需要考虑放大器的开环输出电阻RO的影响。阻值为50欧姆 （W） 的RO与Rext、Cext的组合通过引入一个极点（fP，公式1）和一个零点（fZ，公式2）来修正开环响应曲线。RO、Rext和Cext的值决定了fP的转折频率。Rext和Cext的值决定了零转折频率fZ。

等式1

等式2

fP和fZ的计算结果是：

fP1 = 842kHz

fZ1 = 2.95MHz

其中：RO = 50WRext = 20WCext = 2.7纳法拉 （nF）

fP2 = 22.7MHz

fZ2 = 79.5MHz

其中：RO = 50WRext = 20WCext = 0.1nF

上述fP1和fZ1的值使AD7915和ADA4807-1成为一个稳定的系统。

驱动Easy Drive AD4021 SAR ADC

AD7915的替代产品是AD4021 20位1MSPS Easy Drive SAR转换器。AD4021器件系列将输入反冲和输入电流显著降低至0.5微安 （μA）/MSPS。Easy Drive器件的特点是能降低功耗和信号链复杂性。 AD4021的模拟输入端采用了能够降低典型开关式电容SAR输入非线性电荷反冲的电路。因为减少了反冲并延长了采集阶段，因此可以使用较低带宽、较低功率的驱动放大器（图5）。

图5：AD4021的输入电路和采集时序降低了反冲开关电流，放宽了驱动放大器的严格要求。（图片来源：Analog Devices）

减少反冲并延长采集时间，也使得输入电阻电容 （RC） 滤波器中的Rext电阻值增大，Cext电容相应减小。这种较小的Cext放大器负载组合提高了稳定性，降低了功耗。 使用单路5伏电源的AD4021的推荐连接图似乎具有类似电路图。但对放大器的要求降低了，Rext/Cext（R和C）的值更小（图6）。

图6：AD4021和ADA4807-1的典型应用图，由单路5伏电源供电，与以上论的AD7915驱动相比，对放大器的要求更低，Rext值更大。（图片来源：Analog Devices）

图6中，基于SAR的AD4021也采用了电荷再分配采样DAC。ADC有一个板载转换时钟和串行时钟。因此，转换过程不需要同步时钟（SCK） 输入。这种时钟配置可以延长采集时间，通过为输入信号提供更长的时间使其建立至最终值，从而提高精度。 AD7915和AD4021的驱动放大器主要考虑的是噪声，因为放大器/Rext/Cext组合必须从满量程阶跃到16位水平 （0.0015%， 15ppm） 的AD7915，以及20位水平（0.00001%， 1ppm） 的AD4021。

为了保持AD7915和AD4021的信噪比（ SNR） 性能，驱动放大器的噪声必须小于ADC噪声的三分之一。AD4021的噪声为60微伏有效值 （mVrms），这就要求放大器/Rext/Cext组合的噪声小于20mVrms。AD4021的噪声为31.5mVrms，这就要求放大器/Rext/Cext组合的噪声小于10.5mVrms。

Analog Devices的精密ADC驱动器工具可帮助设计人员快速计算出正确的Rext和Cext值。通过选定的驱动器和ADC，该工具可以模拟电路的建立时间、噪声和失真行为。

结语

SAR ADC将继续在超高速数据采集、工业控制和仪器仪表应用中占据主导地位。然而，我们需要考虑这类器件的外部输入电路——驱动放大器和输入滤波器，以适应潜在的开关电荷注入和放大器稳定性问题。

大多数SAR转换器（如AD7916和AD4021）精确控制输入信号的解决方案都依赖运放驱动器，如本示例中的ADA4807-1。如图所示，这类器件在适当的输出电阻和电容值的支持下形成一个坚实的基础，然后在此基础上建立一个高精度、稳健、高分辨率、16位或20位SAR转换器系统。

责任编辑：haq