0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

VIVADO中时序报告中WNS、WHS、TNS、THS有什么含义

OpenFPGA 来源:CSDN技术社区 作者:zpc0212 2021-10-21 14:32 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

VIVADO中时序报告中WNS,WHS,TNS,THS含义运行“report_timing”或“report_timing_summary”命令后,会注意到 WNS、TNS、WHS 和 THS。

WNS 代表最差负时序裕量 (Worst Negative Slack)

TNS 代表总的负时序裕量 (Total Negative Slack),也就是负时序裕量路径之和。

WHS 代表最差保持时序裕量 (Worst Hold Slack)

THS 代表总的保持时序裕量 (Total Hold Slack),也就是负保持时序裕量路径之和。

这些值告诉设计者设计与时序要求相差多少。如果为正值,则说明能达到时序要求,若为负值,则说明时序达不到要求。

但是并不代表有时序警告功能实现不了,只是工程不稳定。更加或者删减模块甚至重新编译都会出现问题。这时候可以打开implementation查看时序警告的位置。

9212b4c2-322d-11ec-82a8-dac502259ad0.png

所谓时序达不到要求就是指不能够满足建立保持时间,应该去关注对于时序的约束。

时序约束包括很多,后面会针对这方面专门出一个专栏。主要的是对时钟信号的周期、占空比的约束,时钟分组,时钟抖动,还有IO的输入输出延时约束等

来源:https://support.xilinx.com/s/article/51455?language=zh_CN

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • THS
    THS
    +关注

    关注

    0

    文章

    11

    浏览量

    16169
  • Vivado
    +关注

    关注

    19

    文章

    860

    浏览量

    71430

原文标题:【Vivado那些事儿】VIVADO中时序报告中WNS,WHS,TNS,THS含义

文章出处:【微信号:Open_FPGA,微信公众号:OpenFPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    SOT23-5不是版本号:解读封装命名的数字含义

    规则的“数字”分别代表什么。 SOT的含义:SOT是 Small Outline Transistor(小外形晶体管)的缩写。只要
    的头像 发表于 04-29 10:23 169次阅读
    SOT23-5不是版本号:解读封装命名<b class='flag-5'>中</b>的数字<b class='flag-5'>含义</b>

    工程师高培解读XilinxVivadoFPGA设计进阶与AI自动编程

    在FPGA开发Vivado是贯穿设计全流程的核心工具。许多工程师在掌握基本操作后,仍会在时序收敛、综合策略、IP复用等方面遇到瓶颈。现根据际赛威工程师培训老师对
    的头像 发表于 04-22 16:29 213次阅读
    工程师高培解读XilinxVivadoFPGA设计进阶与AI自动编程

    VivadoIP核被锁定的解决办法

    当使用不同版本的Vivado打开工程时,IP核被锁定的情况较为常见。不同版本的Vivado对IP核的支持程度和处理方式有所不同。
    的头像 发表于 02-25 14:00 592次阅读
    <b class='flag-5'>Vivado</b><b class='flag-5'>中</b>IP核被锁定的解决办法

    Vivado时序约束invert参数的作用和应用场景

    Vivado时序约束,-invert是用于控制信号极性的特殊参数,应用于时钟约束(Clock Constraints)和延迟约束(Delay Constraints),用于指定
    的头像 发表于 02-09 13:49 456次阅读
    <b class='flag-5'>Vivado</b><b class='flag-5'>时序</b>约束<b class='flag-5'>中</b>invert参数的作用和应用场景

    vivado中常用时序约束指令介绍

    vivado,我们常用的时序约束指令主要包括如下几个方面。
    的头像 发表于 01-20 16:15 670次阅读

    锁存器的时间借用概念与静态时序分析

    对于基于锁存器的设计,静态时序分析会应用一个称为时间借用的概念。本篇博文解释了时间借用的概念,若您的设计包含锁存器且时序报告存在时间借用
    的头像 发表于 12-31 15:25 5671次阅读
    锁存器<b class='flag-5'>中</b>的时间借用概念与静态<b class='flag-5'>时序</b>分析

    数字IC/FPGA设计时序优化方法

    在数字IC/FPGA设计的过程,对PPA的优化是无处不在的,也是芯片设计工程师的使命所在。此节主要将介绍performance性能的优化,如何对时序路径进行优化,提高工作时钟频率。
    的头像 发表于 12-09 10:33 3588次阅读
    数字IC/FPGA设计<b class='flag-5'>中</b>的<b class='flag-5'>时序</b>优化方法

    vivado,怎么将e203内核源代码封装成ip核,并添加总线?

    vivado,怎么将e203内核源代码封装成ip核,并添加总线?
    发表于 11-10 07:22

    vivado时序分析相关经验

    vivado综合后时序为例主要是两种原因导致: 1,太多的逻辑级 2,太高的扇出 分析时序违例的具体位置以及原因可以使用一些tcl命令方便快速得到路径信息
    发表于 10-30 06:58

    移植E203到Genesys2开发板时遇到时序问题的常见原因

    在移植E203到自己的Genesys2开发板时候遇到时序问题的常见原因 1.在vivado,连接的管脚的信号一般都会自动添加OBUF或IBUF。 但是对于inout类型的接口,不会主动添加
    发表于 10-29 07:04

    VIVADO对NICE进行波形仿真的小问题的解决

    https://www.rvmcu.com/community-topic-id-386.html 以上链接为如何生成.verilog,并在VIVADO中生成波形的例子。我们在实践过程,发现了两个
    发表于 10-27 06:41

    时序约束问题的解决办法

    在使用vivado对 Verilog 代码进行综合后,点击“SYNTHESIS”下的“Report Timing Summary”,可以查看综合后的时序报告,查看 Setup Time 和 Hold
    发表于 10-24 09:55

    DTS数据的vdd是什么意思?

    这是我们通过命令“cat /sys/kernel/debug/mmc0/ios”从设备树获取的数据 我可以知道VDD 的真正含义吗? 看起来外部没有硬件电源。 接口数据的VDD到底是
    发表于 07-17 08:23

    Vivado无法选中开发板的常见原因及解决方法

    对应的器件信息和约束文件(XDC),大大简化工程初始化流程。然而,在某些情况下,我们可能会发现 Vivado 的界面无法选中目标开发板,导致只能手动选择器件。那么,遇到这种情况该如何处理呢?
    的头像 发表于 07-15 10:19 1990次阅读
    <b class='flag-5'>Vivado</b>无法选中开发板的常见原因及解决方法

    Pico示波器在电源时序测试的应用

    在航天电子系统研发,电源模块时序一致性是保障设备稳定运行的核心指标。
    的头像 发表于 05-15 15:55 1107次阅读
    Pico示波器在电源<b class='flag-5'>时序</b>测试<b class='flag-5'>中</b>的应用