0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

VIVADO中时序报告中WNS、WHS、TNS、THS有什么含义

OpenFPGA 来源:CSDN技术社区 作者:zpc0212 2021-10-21 14:32 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

VIVADO中时序报告中WNS,WHS,TNS,THS含义运行“report_timing”或“report_timing_summary”命令后,会注意到 WNS、TNS、WHS 和 THS。

WNS 代表最差负时序裕量 (Worst Negative Slack)

TNS 代表总的负时序裕量 (Total Negative Slack),也就是负时序裕量路径之和。

WHS 代表最差保持时序裕量 (Worst Hold Slack)

THS 代表总的保持时序裕量 (Total Hold Slack),也就是负保持时序裕量路径之和。

这些值告诉设计者设计与时序要求相差多少。如果为正值,则说明能达到时序要求,若为负值,则说明时序达不到要求。

但是并不代表有时序警告功能实现不了,只是工程不稳定。更加或者删减模块甚至重新编译都会出现问题。这时候可以打开implementation查看时序警告的位置。

9212b4c2-322d-11ec-82a8-dac502259ad0.png

所谓时序达不到要求就是指不能够满足建立保持时间,应该去关注对于时序的约束。

时序约束包括很多,后面会针对这方面专门出一个专栏。主要的是对时钟信号的周期、占空比的约束,时钟分组,时钟抖动,还有IO的输入输出延时约束等

来源:https://support.xilinx.com/s/article/51455?language=zh_CN

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • THS
    THS
    +关注

    关注

    0

    文章

    11

    浏览量

    16080
  • Vivado
    +关注

    关注

    19

    文章

    846

    浏览量

    70454

原文标题:【Vivado那些事儿】VIVADO中时序报告中WNS,WHS,TNS,THS含义

文章出处:【微信号:Open_FPGA,微信公众号:OpenFPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    vivado时序分析相关经验

    vivado综合后时序为例主要是两种原因导致: 1,太多的逻辑级 2,太高的扇出 分析时序违例的具体位置以及原因可以使用一些tcl命令方便快速得到路径信息
    发表于 10-30 06:58

    VIVADO对NICE进行波形仿真的小问题的解决

    https://www.rvmcu.com/community-topic-id-386.html 以上链接为如何生成.verilog,并在VIVADO中生成波形的例子。我们在实践过程,发现了两个
    发表于 10-27 06:41

    时序约束问题的解决办法

    在使用vivado对 Verilog 代码进行综合后,点击“SYNTHESIS”下的“Report Timing Summary”,可以查看综合后的时序报告,查看 Setup Time 和 Hold
    发表于 10-24 09:55

    Pico示波器在电源时序测试的应用

    在航天电子系统研发,电源模块时序一致性是保障设备稳定运行的核心指标。
    的头像 发表于 05-15 15:55 717次阅读
    Pico示波器在电源<b class='flag-5'>时序</b>测试<b class='flag-5'>中</b>的应用

    FPGA时序约束之设置时钟组

    Vivado时序分析工具默认会分析设计中所有时钟相关的时序路径,除非时序约束设置了时钟组或f
    的头像 发表于 04-23 09:50 963次阅读
    FPGA<b class='flag-5'>时序</b>约束之设置时钟组

    一文详解Vivado时序约束

    Vivado时序约束是保存在xdc文件,添加或创建设计的工程源文件后,需要创建xdc文件设置时序约束。时序约束文件可以直接创建或添加已存
    的头像 发表于 03-24 09:44 4379次阅读
    一文详解<b class='flag-5'>Vivado</b><b class='flag-5'>时序</b>约束

    使用DDS生成三个信号并在Vivado实现低通滤波器

    本文使用 DDS 生成三个信号,并在 Vivado 实现低通滤波器。低通滤波器将滤除相关信号。
    的头像 发表于 03-01 14:31 2436次阅读
    使用DDS生成三个信号并在<b class='flag-5'>Vivado</b><b class='flag-5'>中</b>实现低通滤波器

    AMD Vivado Design Suite IDE的设计分析简介

    本文档涵盖了如何驱动 AMD Vivado Design Suite 来分析和改善您的设计。
    的头像 发表于 02-19 11:22 904次阅读
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE<b class='flag-5'>中</b>的设计分析简介

    集成电路设计静态时序分析介绍

    本文介绍了集成电路设计静态时序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其优势和局限性。   静态时序分析(Static Timing
    的头像 发表于 02-19 09:46 1295次阅读

    使用THS1206时候两个问题求解

    各位专家,大家好,我在使用THS1206时候两个问题,麻烦您帮我解答一下: 1、在test mode下,我把CR0的bit8和bit9设置为0、1时,即此时THS1206的输出应
    发表于 02-13 08:36

    THS1408参考电压偏移是什么原因导致的?

    1.6V左右。 图 1 CCD THS1408电连接图 图 2 SWIR THS1408电连接图 图 3 TIR THS1408电连接图 然而在试验我们发现随
    发表于 01-23 06:14

    AD转换器THS1206在红外成像系统的应用

    AD转换器THS1206在红外成像系统的应用 THS1206THS1206是TI公司开发的一款基于流水线结构的12位 高 速AD转 换 器 目 前AD转换器主要有积分型逐次比较型并串比较型
    发表于 01-21 07:36

    适用于THS14xx和THS56xx DAC系列的THS14xx/5691 EVM

    电子发烧友网站提供《适用于THS14xx和THS56xx DAC系列的THS14xx/5691 EVM.pdf》资料免费下载
    发表于 12-16 10:47 0次下载
    适用于<b class='flag-5'>THS</b>14xx和<b class='flag-5'>THS</b>56xx DAC系列的<b class='flag-5'>THS</b>14xx/5691 EVM

    THS1206THS12082THS10064THS10082评估模块

    电子发烧友网站提供《THS1206THS12082THS10064THS10082评估模块.pdf》资料免费下载
    发表于 12-16 10:36 0次下载
    <b class='flag-5'>THS1206THS12082THS10064THS</b>10082评估模块

    请问SN65HVD230D和SN65HVD230DRD和DR分别代表什么含义什么区别呢?

    问一个芯片后缀的含义的问题,SN65HVD230D和SN65HVD230DRD和DR分别代表什么含义什么区别呢
    发表于 12-09 06:20