0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

模块数据手册中杂散电感的定义方法

QjeK_yflgybdt 来源:英飞凌工业半导体 作者:英飞凌工业半导体 2021-10-13 15:36 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

换流回路中的杂散电感会引起波形震荡,EMI或者电压过冲等问题。因此在电路设计的时候需要特别留意。本文给出了电路杂散电感的测量方法以及模块数据手册中杂散电感的定义方法。

图1为半桥电路的原理电路以及开关上管IGBT1时产生的电压和电流波形。作为集中参数显示的电路杂散电感Lσ,代表了整个回路(阴影区域)中的所有的分布电感(电容器、母线和IGBT模块)。

74817c36-22f1-11ec-82a8-dac502259ad0.png

半桥电路以及开关IGBT1时的电流和电压波形

由于电流的变化,在杂散电感Lσ上产生了Lσ*dioff/dt的电压降。它叠加在DC-link电压Vcc上,被看作是关断IGBT1时的电压尖峰。根据RBSOA图,该尖峰电压必须限制在IGBT模块的阻断电压VCES内(芯片上测量,在CE辅助端子上测量)。此外,考虑到模块主端子和辅助端子之间的杂散电感,在数据手册中给出了一条降额曲线,用于在功率端子上测量电压时使用。

通过IGBT导通时,集电极的电压降可以推导出整个回路的杂散电感:当IGBT处于阻断状态且电流已经上升时,可以测量di/dt和电压降ΔV,并根据公式Lσ=ΔV/di/dt计算得到电感。

模块内部杂散电感计算值在数据手册中会给出。对于单管模块,这个值就是之前提到的主功率和辅助端子之间的杂散电感;对于半桥模块或者是有多个桥臂的模块,这个值表示跟应用相关的上管和下管换流回路。因为模块结构不同,这个值肯定会比单独测量上下管电感之和低。对于含有多个桥臂的模块,从电源到桥臂再回到负电源的情况最坏的换流回路需要被考虑。

根据模块类型的定义,数据手册上的杂散电感值应该做如下解释:

单管模块类型FZ

模块杂散电感通过CE主端子之间测量

半桥模块类型FF(带有三个主端子)

数据手册的杂散电感值包含从上管到下管整个回路,从上管C1到下管E2的电感值。

H桥模块类型F4

这类模块包含两个独立的桥臂。数据手册的杂散电感值包含一个桥臂从上管到下管整个回路,从正极到负极端子。

三相全桥模块或者PIM类型FS/FP

这类模块数据手册的杂散电感值是指最坏情况下从上管到下管整个回路的电感值,从P+到N-端子

设计杂散电感是变频器产品研发环节中非常重要的一个环。除了前期的计算和仿真之外,实际测量也是非常有必要的。特别是要模拟现场多种的恶劣工况,如低温,过压,大电流等;防止现场功率器件超过安全工作区导致失效。

责任编辑:haq

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电流
    +关注

    关注

    40

    文章

    7193

    浏览量

    140360
  • 电感
    +关注

    关注

    54

    文章

    6239

    浏览量

    105964
  • IGBT
    +关注

    关注

    1286

    文章

    4260

    浏览量

    260465

原文标题:IGBT换流回路中杂散电感的测量

文章出处:【微信号:yflgybdt,微信公众号:英飞凌工业半导体】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    什么是晶振的电容?

    什么是晶振的电容?晶振的电容,也叫做寄生电容,是指电路中非人为设计、由物理结构自然产生的、有害的隐藏电容。它为什么重要?(影响)
    的头像 发表于 11-13 18:13 134次阅读
    什么是晶振的<b class='flag-5'>杂</b><b class='flag-5'>散</b>电容?

    赛米控丹佛斯DCM1000X系列产品如何实现低电感设计

    在乘用车电力电子应用领域,工程师们始终在追求两个核心目标:持续降低系统成本,同时不断提升运行效率。要实现这一目标,低电感设计已经成为提升整个电控系统效率的关键所在。
    的头像 发表于 07-09 16:06 1014次阅读
    赛米控丹佛斯DCM1000X系列产品如何实现低<b class='flag-5'>杂</b><b class='flag-5'>散</b><b class='flag-5'>电感</b>设计

    叠层母排在IGBT变流器的应用(3)

    测量回路电感常用方法有双脉冲法、短路法及谐振法。双脉冲法通过测量获取IGBT关断时的尖峰电压Vpeak和电流变化率,利用公式来计算
    的头像 发表于 06-17 09:53 1930次阅读
    叠层母排在IGBT变流器<b class='flag-5'>中</b>的应用(3)

    IGBT功率模块动态测试夹具电感的影响

    在IGBT功率模块的动态测试,夹具的电感(Stray Inductance,Lσ)是影响测试结果准确性的核心因素。
    的头像 发表于 06-04 15:07 1521次阅读
    IGBT功率<b class='flag-5'>模块</b>动态测试<b class='flag-5'>中</b>夹具<b class='flag-5'>杂</b><b class='flag-5'>散</b><b class='flag-5'>电感</b>的影响

    、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器 skyworksinc

    电子发烧友网为你提供()无、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器相关产品参数、数据手册,更有无
    发表于 05-23 18:30
    无<b class='flag-5'>杂</b><b class='flag-5'>散</b>、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器 skyworksinc

    电感对IGBT开关过程的影响(2)

    为验证对主回路电感效应的分析并考察不同电感量以及门极驱动情况下的实际情况,我们人为对Lp 大小进行了干预,其具体方法是在D 的阴极与电路
    的头像 发表于 04-28 14:08 1082次阅读
    <b class='flag-5'>杂</b><b class='flag-5'>散</b><b class='flag-5'>电感</b>对IGBT开关过程的影响(2)

    电感对IGBT开关过程的影响(1)

    的结构如主回路电感会影响IGBT的开关特性,进而影响开关损耗,任何对其开关性能的研究都必然建立在实验测试基础之上,并在实际设计尽量优化以降低变流回路
    的头像 发表于 04-22 10:30 1661次阅读
    <b class='flag-5'>杂</b><b class='flag-5'>散</b><b class='flag-5'>电感</b>对IGBT开关过程的影响(1)

    dac5682可能是在哪个环节产生的,应如何有效避免?

    240KHz左右出现较大信号,抑制在50dB左右,严重影响到后面的信号处理。 问题:该可能是在哪个环节产生的,应如何有效避免?
    发表于 02-14 06:49

    ads5407采集数据后有几个通道有很大的,为什么?

    采样率400msps,被测信号251M,252M,使能校准功能,ads5407采集数据后有几个通道有很大的,关闭校准后个别通道消失
    发表于 01-09 07:04

    ADC10D1500采样数据的原因?

    系列FPGA读取ADC的量化数据,使用Matlab对数据做FFT,观察信号频谱,在750MHZ处有明显,该硬件电路板为个人设计电路板,现在找不到引起750M
    发表于 01-08 07:22

    ADS5407较差的原因?

    的SFDR(无动态范围)比较差,只有40~50dbc,而官方手册上描述的SFDR在70dbc以上,我们做了以下措施: 修改了时钟输入端的匹配网络,前期ADS5407时钟输入信号特别差,如下图所示: 修改
    发表于 01-08 06:30

    使用ADC12D800RF在fs-2fin处有很强的,为什么?

    (大概-50dBfs左右),这个地方刚好是交错杂的两倍,但是跟交错杂好像没什么关系,在调des timing的时候,fs/2-fin处的交错杂
    发表于 01-02 06:17

    边带和开关的含义是什么?会对电路造成什么影响?

    我在看ADC供电部分的时候,看到边带和开关这两词不知道它的含义。请问下大家它们的含义以及它们将会对电路造成什么影响? 谢谢大家了!!!!!
    发表于 12-31 06:32

    DAC3482存在怎么解决?

    当前DTRU产品中使用了DAC3482,故障率达到12%,从FPGA侧IQ数据到达DAC3482,从3482出口处测量到的信号,发现近端存在。具体见下图所示。 另外做了如下实验: 1、将
    发表于 12-16 06:23

    使用ADC12DJ3200做采样系统时,发现SFDR受限于交织,有什么方法降低Fs/2-Fin处的

    我在使用ADC12DJ3200做采样系统时,发现SFDR受限于交织,在开了前景校准和offset filtering后,Fs/4和Fs/2处的明显变小,但是Fs/2-Fin
    发表于 12-13 15:14