0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于集成锁相环频率合成芯片PE3236实现锁相式频率合成器的设计

电子设计 来源:现代电子技术 作者:赵颖辉,袁安民, 2021-05-28 10:30 次阅读

作者:赵颖辉,袁安民,戚云军

频率合成技术是产生频率源的一种现代化手段,他已广泛应用于通信、导航、电子侦察、干扰与反干扰、遥控遥测及现代化仪器仪表中。无线通信技术的快速发展,使得频率合成技术在通信中的作用日益显著。

以往的频率合成器都是用分立元件和小规模集成电路组装起来的,技术复杂,可靠性低、功耗大、体积大、成本高。随着半导体工艺和集成电路技术的快速发展,出现了许多用于频率合成的大规模集成电路。在这些大规模集成电路中,把频率合成器的主要部件如参考分频器、程序分频器、鉴相器、锁定指示器、甚至微处理器等集成在同一芯片上。再配上参考振荡器、压控振荡器、环路滤波器及高速前置分频器,即可构成完整的频率合成器。这使得频率合成器的成本、体积和功耗都大大下降,简化了设计和生产调试的复杂程度,而可靠性则明显提高。大规模集成锁相环频率合成器电路的出现,为频率合成器的应用开辟了广阔的前景。

1 频率合成器设计

所设计的频率合成器,要求相位噪声低,输出频率800~1 000 MHz,共88个波道,通过单片机发送的频率控制字进行波道选择。在对比各种大规模集成频率合成芯片性能的基础上,选用了单片大规模集成锁相环频率合成芯片PE3236作为核心电路,构成锁相式频率合成器。

1.1 集成锁相环频率合成芯片PE3236

集成锁相环频率合成芯片PE3236是Peregrine公司生产的一种高性能整数分频PLL芯片,最高分频频率可达2.2 GHz。PE3236采用了UTSiCMOS技术,具有超低相位噪声的优良性能,成为了蜂窝网/PCS基站、无线本地环路基站的理想选择。

PE3236由高速前置分频器、计数器、鉴相器和控制逻辑组成。高速前置分频器采用吞脉冲分频技术,通过模式选择确定对VCO输出频率÷10还是÷11;主计数器M和参考计数器R分别对双模前置分频器输出频率和参考频率进行分频;辅助计数器A用于模式选择控制逻辑;鉴相器产生上下频率控制信号;还具有鉴相频率检测时钟检测引脚。各计数器的计数值可以通过串行或并行接口编程实现,也可以直接通过连线实现。该芯片具有功耗低、相位噪声低、杂散小、分频频率高、编程灵活方便等优点。

主计数器输出频率fp和参考计数器输出频率fc即为鉴相频率,他们和输入频率、参考频率的关系为: fp=fin/[10×(M+1)+A] A≤M+1,M≠0

fc=fr/(R+1) R≥0

当环路锁定时,应有:fp=fc。

因此,芯片的输入频率fin与参考频率fr的关系为:

1.2 频率合成器的设计

设计的频率合成器系统实现框图如图1所示。

通过串行口,来自单片机的频率控制字对集成锁相芯片PE3236的内部分频器进行设置,将所需频率fo进行10×(M+1)次分频作为一路鉴相输入,将参考频率fr进行(R+1)分频作为另一路鉴相输入,通过鉴相器后得到反映两路鉴相信号误差的输出PD_U 和PD_D-,PD_U和PD_D经过环路滤波器,对噪声和杂散等干扰进行抑制后得到VCO的控制电压,控制VCO工作,使VCO输出频率锁定在fo(fo=[10×

改变单片机控制数据,可以选择不同的波道。

1.3 环路滤波器对相位噪声性能的影响分析

随着无线电通信系统性能的提高,信号源相位噪声的要求常常是整个系统的制约因素。对频率合成器的相位噪声影响因素很多,这里对环路滤波器的影响作以简要分析。

在锁相环频率合成器中,环路滤波器的设计是非常重要的。在环路带宽内,鉴相器强迫压控振荡器(VCO)跟踪参考频率,将参考振荡器的相位噪声映射到VCO上。这一过程受到鉴相器噪声基底的支配,因为鉴相器噪声基底通常比参考振荡器的相位噪声高。由于补偿频率高于环路带宽,环路就不能很好的跟踪参考频率,总的相位噪声等于VCO的相位噪声,因此要将环路带宽设置在鉴相器噪声基底与VCO自由振荡时相位噪声的交叉点上。过宽和过窄的环路带宽虽然对VCO的相位噪声有一定的改善,但不能很好地提高PLL的相位噪声性能。

在本设计中,环路滤波器是由精密运算放大器OP27组成的有源比例积分滤波器,如图2所示。为了很好地降低PLL相位噪声,合适的选择环路元件值是非常必要的。

2 测试结果

在以上设计的基础上,制作了一个L波段的频率合成器,实测结果如下:

工作频率:800~1 000 MHz,88个波道。频率稳定度:±1×10-6。

输出功率:≥+7 dBm。

相位噪声:≤-90 dB(偏离中心频率10 kHz处)。

3 结 语

随着雷达、电子对抗、航空航天、通讯及相关技术的发展,对频率合成技术的要求更加严格。集成锁相环频率合成器体积小、功耗小、成本低、功能全、灵活性大、适合大规模生产等优点,越来越引起了人们的重视。本文采用大规模集成锁相环频率合成芯片PE3236,设计并制作了一个L波段频率合成器。该频率合成器已经成功应用于分米波仪表着陆设备外场检测仪中,运行良好。

责任编辑:gt

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    446

    文章

    47705

    浏览量

    408872
  • 锁相环
    +关注

    关注

    35

    文章

    550

    浏览量

    87239
  • 频率合成器
    +关注

    关注

    5

    文章

    199

    浏览量

    32152
收藏 人收藏

    评论

    相关推荐

    锁相环频率合成器的方案研究

    频率合成技术研制出了很多频率合成集成电路。本文介绍一种以摩托罗拉公司生产的MC145152芯片
    发表于 03-16 10:59

    锁相频率合成器的设计

    本文设计了一种多锁相频率合成器。多锁相环路有直接数字频率
    发表于 05-13 09:09

    基于锁相环芯片ADF4106的工作特性设计频率合成器

    比R、N,从而获得需要的稳定输出频率。 二、方案设计与实现1)锁相环芯片ADF4106结构功能介绍ADF4106是ADI公司生产的集成
    发表于 09-06 14:32

    一种基于ADF4106的锁相环频率合成器应用实例介绍

    介绍了锁相环路的基本原理,分析了集成锁相环芯片ADF4106的工作特性,给出了集成锁相环
    发表于 07-04 07:01

    驱动高压锁相环频率合成器电路的VCO介绍

    驱动高压锁相环频率合成器电路的VCO
    发表于 01-11 06:02

    如何采用CD4046实现锁相环频率合成器的设计?

    锁相环频率合成器是什么原理?基于CD4046的锁相环频率合成器的设计
    发表于 04-12 06:28

    锁相环频率合成器是什么原理?

    频率合成器的主要性能指标锁相环频率合成器原理锁相环频率
    发表于 04-22 06:27

    双环锁相频率合成器

    双环锁相频率合成器
    发表于 04-21 14:38 1117次阅读
    双环<b class='flag-5'>锁相</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>

    基于ADF4106的锁相环频率合成器

    介绍了锁相环路的基本原理,分析了集成锁相环芯片ADF4106的工作特性,给出了集成锁相环
    发表于 05-05 19:57 2594次阅读
    基于ADF4106的<b class='flag-5'>锁相环</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>

    单环锁相频率合成器,单环锁相频率合成器是什么意思

    单环锁相频率合成器,单环锁相频率合成器是什么意思 频率
    发表于 03-23 11:36 897次阅读

    集成锁相环频率合成器,什么是集成锁相环频率合成器

    集成锁相环频率合成器,什么是集成锁相环频率
    发表于 03-23 11:45 777次阅读

    射频锁相频率合成器的设计与仿真

    频率合成器可以提供大量精确、稳定的频率作为无线通信设备的本振信号。简要介绍了锁相环频率合成器的基
    发表于 05-03 18:20 101次下载
    射频<b class='flag-5'>锁相</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>的设计与仿真

    基于PE3236的L波段频率合成器设计

    基于芯片PE3236设计了一种用于L波段的具有低相位噪声性能的频率合成器,分析了环路对相位噪声性能的影响。该频率
    发表于 06-23 16:29 48次下载
    基于<b class='flag-5'>PE3236</b>的L波段<b class='flag-5'>频率</b><b class='flag-5'>合成器</b>设计

    锁相环频率合成器》 张厥胜著

    频率合成器作为无线收发器中的核心单元电路是决定收发器性能好坏的关键因素也是实现集成无线收发器的主要难点。本书书名:锁相环
    发表于 07-10 11:19 0次下载
    《<b class='flag-5'>锁相环</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>》 张厥胜著

    锁相环频率合成器的优缺点

    锁相环频率合成器的优缺点  锁相环频率合成器,又称为PLL(Phase Locked Loop)
    的头像 发表于 09-02 14:59 1390次阅读