采用先进控制芯片和开关元件实现SVG系统的硬件设计

1 引言

近年来。随着电力系统中非线性用电设备，特别足电力电子装置应用的日益广泛．而人多数电力电子装置功率因数较低（如：相控整流器），工作时基波电流滞后于电网电压，要消耗大量的无功功率，也给电网带来额外负担，并影响供电质量。因此提高功率因数己成为电力电子技术和电力系统研究领域所面临的一个重大课题．正在受到越来越多的关注．80年代以来，随着电力电子技术的进一步发展及瞬时尤功功率理论的提出。一种更为先进的静止无功补偿装置出现了，这就是采用自换相变流电路的新型静止无功发生器（SVG）。本文主要介绍了SVG系统硬件设计。

SVG装置的硬件设计包括主电路和控制电路的设计。主电路硬件包括格流电路、直流电容、逆变电路及其缓冲电路、门极驱动控制电路、保护电路等。控制电路设计巾详细阐述了OSP中用于SVG控制回路的各外设功能模块。

2 IPM逆变电路的设计

2．1 IPM缓冲电路的设计

IPM缓冲电路七要用以控制关断浪涌电压和续流二极管恢复浪涌电压。缓冲电路类型和所需要元件主要决定于功率电路的布局结构，另外，为给定应用电路选择最好的缓冲电路时，成本和工作频率这些因素必须考虑。图1为IPM通用缓冲电路。

IPM缓冲电路和传统的双极品体管缓冲电路在两个方面有区别．第一，IGBT具有强大的开关安全工作区。缓冲电路只需控制瞬态电压。第二，IGBT工作于比达林顿管高得多的频率范围。在每次开关循环巾缓冲电路都要通过IGBT器件放电，这样损耗的功率较大。

图1 IPM通用缓冲电路

2．2驱动控制电路

驱动控制电路丰要针对的是DSP控制系统的弱电控制部分，其任务是：将DSP输出的0～3．3 V的PWM信号转换成0～15V的1GBT驱动信号，驱动信号低有效。由于模块要直接和配电系统相连，因此必须利用隔离器件将模块和控制部分的弱电电路隔离开来，以保护DSI‘控制系统。在此系统中，最好的隔离元器件是光电耦合器，由于PWM波的频率高，对光耦的要求也较高，光耦的参数必须满足Tphl Tplh和Ucm=1500v时共模抑制比CMR》10kV/μs两个条件。根据市场的供货情况选用HP公司的光耦HCPL4504。

TMS320I，F2407A的PWM口驱动电流6mA，而HCPL4504发光二极管导通的额定电流为25mA，所以光耦前须加驱动电路。通常有两种方法驱动光耦合器中的发光二极管，第一种方法采用二极管，第二种采用图腾柱输出IC。本设计采用网腾柱输出IC GD4069与光耦HCPL4504连接的方法，如图2所示。

图2光耦合器与其驱动lc连接原理图

2．3驱动电源的设计

IPM要正常工作，至少需要4路相互独立的驱动电源给IPM的驱动电路供电。u、v、w三相的上桥臂各1路．U、V、W的下桥臂共用l路，所以要4路相瓦独立的驱动电源，要求供电电压15V，电源电压在13．5V～16．5V的范围内。本义中选用专为设汁逆变装置面义使用IPM的嵌入式系统级开关电源Jsl58。具有9路输出，8路隔离输出。电流强劲，输入电瓜范嗣宽，保护全等优点。

3 控制电路设计

3．1 DSP用于SVG控制fiiI路的外设功能模块

1、模数转换模块（ADC）

ADC模块的作用是对系统参数（模拟量）进行采集，并将其转换为DSP能够识别和处理的数字量。该模块具有16路模拟输入通道（ADCINO。ADCIN 15），并带内置采样和保持的（S／H）10位的A／D转换器，最小模数转换时间为500ns。

ADC转换可由软件、内部事件或外部事件启动，转换后的结果自动存放在16个可单独访问的结果寄存器（RESULTO～RESULTl5）中，等待DSP读取后作相应的问应。通道0的转换结果存放在RESULTO中，通道1的转换结果存放在RESULT1中，依次类推。

2、事件管理器EV中的捕获单元

捕获单元足事件管理器Ev的一部分，每个Ev有3个捕获单元。当捕获引脚上出现跳变时捕获单元被触发，可利用它的这个特点来追踪系统频率，方法是捕捉系统信号的过零点，因此需要把系统信号（正弦波）转换为方波后再接入捕获引脚。

捕获单元的工作过程为：当捕获输入引脚CAPx上检测到所选的跳变时，所选的GP定时器的计数值被捕获并存放纠一个FIFO堆栈中。与此同时，相应的中断标志位被置位．外设中断将产生一个中断请求信号，如果使用了捕获中断．则可以从中断服务子程序中凑取捕获刨的计数值。如果没有使用中断，也可以通过查询中断标志位和FIFO堆栈的状态位来确定足否发生了捕获事件，若已发生，则可以从相应的FIFO堆栈中读取捕获到的计数值。

3、事件管理器EV中的比较单元

SVG中的SPWM波形的输出主要靠2407的事件管理器中的比较单元来实现。事件管理器EVA模块巾有3个全比较单元（比较单元l，2和3）EVB模块中同样也有3个全比较单元，且每个比较单元都有两个相关的PWM输出引脚．和捕获单元一样，比较单元的计时时基也由通用定时器GP提供。

比较单元的结构桩图如图3所示，图中的PWM电路包括非对称/对称波形发生器和可编程的死区单元。其工作过程为：通用定时器GP的计数器不断与比较寄存器的值进行比较，当发生比较匹配时，比较单元的两个输出引脚将根据比较方式控制寄存器ACTRx的设置进行跳变。并且，如果中断不被屏蔽。将产生一个外设中断请求信号。

图3 比较单元的结构框网

4、串行通信接口模块（SCI）

串行通信接口SCI模块支持CPU与其他使用标准格式的异步外没之间的数字通信。2407与其它外设进行数据交换的过程为：DSP向外设传送数据时．先把数据送SCI模块，再经SCI的发送数据引脚传递到外设的接收数据引脚：DSP由外设接收数据时，数据由外设的发送数据引脚传递至SCI的接收数据引脚．存放在SCI模块中，然后DSP再从该模块中读取数据进行相应的处理。

3．2 采样信号预处理装置

2407 DSP的工作电压为+3.3V，故接入其引脚的信号电压也不能超过3.3V且其内部模数转换模块的基准电压范围为0～+3.3V，是单极性的。而在实验室条件下，来自电压互感器和电流互感器二次侧的电压和电流分别为0～1OOV和0-5A，且为交流电，故信号需先接入一个信号预处理装置，经处理达到2407要求的数值范围后冉接人其ADCIN引脚。

3．3 电网频率跟踪模块

系统电瓜虽然一般为50Hz，但也会上下波动。为了使SVC产牛的附加电压频率和系统电瓜频率保持一致，必须进行电网频率跟踪。

测量电网频率的方法是把系统电压（正弦波）通过一个方波转换电路变成与之同周期的同步方波信号，然后测量其两个相邻上升沿之间的时间间隔就可得到此方波信号也就是系统电压的周期。同步信号产生电路如图4所示。

图4同步信号产牛电路

图5过压、欠压保护电路

4 系统保护电路设计

虽然在IPM内部已设有过流、过压等保护，但是为了提高系统的可靠性及更好的保护1GBT管，仍须设置一套快速而准确的保护环节以防止符种故障的发生。本文就设计了系统的过压、久压保护、IPM故障保护。所有的保护电路的故障信号输出相与后送入DSP的中PDPINT断口，当DSP的PDPINT管脚接收到低电平信号，DSP将做出相应的中断处理，立即封锁PWM输出及停止运行。

由于保护电路属于系统的弱电控制部分，而故障信号又是从主电路中取出的，为保证系统工作的稳定应实行弱电和强电隔离，即使两者之间即保持控制信号联系，义要隔绝电气方面的联系。这就要求我们设计保护电路的同时应该考虑抗干扰问题。

系统中设置了直流电压过压、欠压保护电路如图5所示。因为IGBT集射极耐压及承受反压的能力有限，而我国电网电压的线件度较差，在重负荷时线电压通常小于342V，而在用电低谷期线电压高达440V，如此大的电压变化范围，会导致直流回路过压或久压，因此应设置直流电压过压、欠压保护电路。直流电压保护信号取自主回路滤波电容器两端，经电阻Rl、R2分压和光耦隔离后送入控制电路。

本文作者创新点：本文主要阐述了根据SVG的工作原理和控制方式设计的硬件电路方案。本硬件电路的设计采用先进的控制芯片和开关元件，可完成SVG功能的需要，达到了国内国际先进水平，项目经济效益约为60万元。

责任编辑：gt