0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

综合视频解码器ADV7183的工作原理、特点及引脚功能分析

电子设计 来源:电子设计工程 作者:张崇,李淳,李震 2021-03-17 09:34 次阅读

1 概述

ADV7183是一种综合视频解码器。它能够自动将一种兼容国际标准NTSC 或PAL的模拟视频基带信号转换成另一种兼容16位/8位CCIR601/CCIR656 的 YCrCb 型4:2:2或4:1:1视频数据。其灵活的数字式输出接口能够在基于缓存器结构和行锁时钟的系统中完成视频解码和转换功能,这使得ADV7183可以广泛应用于放映机、数字电视、DVD录像机和游戏机等许多系统。ADV7183的主要特点如下:

● 内部带有行锁定系统时钟(LLC)和自适应数字线长跟踪(ADLLT)电路,可以提供双重视频锁定功能;

● 具有三行色度梳状滤波器;

● 具有实时时钟信息输出功能;

● 具有完整的AGC和箝位控制功能,可对色度、亮度、饱和度和对比度进行编程视频调节;

● 有6个模拟视频输入信道;

● 可设置为二线连续双向端口模式,并与I2C兼容

● 可自动进行NTSC 或PAL检测;

● 带有不同模式的视频输入和16-bit宽度总线数字输出;

● 输入峰峰值为0.5V~2V。

2 引脚功能

ADV7183的引脚排列如图1(顶视图)所示。它采用80-LQFP封装。

各引脚定义如下:

(VS/VACTIVE)1脚:双重功能复用管脚,当(OM_SEL[1:0]=0, 0)时该脚输出对应于YUV像素数据的垂直同步信号VS;而当(OM_SEL[1:0]=1, 0 or 0,1)时,VACTIVE是一个在视频场有效期间内的有效信号。

(HS/HACTIVE)2脚:双重功能管脚(当(OM_SEL[1:0] = 0,0)时,输出为一个可编程的行同步信号HS;而当(OM_SEL[1:0]=1, 0 or 0,1),HACTIVE是一个在视频行有效期间的有效信号。

(DVSSIO)3,14脚:数字输入/输出接地端。

(DVDDIO)4,15脚:数字输入/输出电源端3.3V。 (P15~P0)5~8,19~24, 32,33,73~76脚:视频像素输出口,其中包括8bit亮度信号Y(P15~P8)和8bit 色差信号Cb和Cr(P7~P0)。

(DVSS1~3)9,31,71脚:数字电源地。

(DVDD1~3)10,30,72脚:数字电源引脚(3.3V)。

(AFF)11脚:几乎全满标志。当FIFO达到用户设定的几乎全满的边缘时,该脚为FIFO控制信号指示标记。

(CLKIN)16脚:异步FIFO时钟。

(LLCREF)25脚:时钟参考输出。

(GPO[3:0])17,18,34, 35脚:由I2C控制的通用目的输出。

(LLC2)26脚:行锁定系统时钟输出的二分频(13.5MHz)。

(LLC1/PCLK)27脚:双重功能复用管脚?行锁定系统时钟输出或20~35MHz的FIFO输出时钟。

(XTAL1)28脚:晶体振荡器的第二管脚,如果使用了外部时钟源,则该管脚可以不连。

(XTAL)29脚:27MHz晶体振荡器输入管脚或连接外部晶体振荡器的输入(与CMOS电平兼容)。

(PWRDN)36脚:低功率使能。

(ELPF)37脚:该管脚主要用于LLC锁相环所必需的外部环路滤波器。

(PVDD)38脚:电源。

(PVSS)39脚:地。

(AVSS)40,47,53,56,63脚:模拟电源地。

(AVSS1~6)41,43,45,57,59,61脚:模拟输入信道。如果选择了单终端模式,则接地?当选择了不同的模式,则直接与REFOUT相连。

(AVDD)50脚:模拟电源引脚(5V)。

(CAPY1-2)48,49脚:ADC电容网络

SDATA)67脚:MPU口串行数据输入/输出。

(REFOUT)51脚:内部参考电压输出。

(CML)52脚:ADC公共模式。

(SCLK)68脚:MPU口串行时钟输入接口。

(CAPC1~2)54, 55脚:ADC电容网络。

(ALSB)66脚:TTL地址输入。

(ISO)65脚:输入超出开关。

AIN1~6)42,44,46,58,60,62脚:模拟视频输入信道。

VREF/VRESET)69脚:VREF标志着下一场的开始;VRESET标志着新场的开始。

(HREF/HRESET)70脚:HREF标志着新视频行的开始;HRESET标志着新行的开始。

(RD)77脚:异步FIFO读使能信号。

(RESET)64脚:系统输入重新设置。

(DV)78脚:数据有效输出信号。

(OE)79脚:输出使能控制端口。

(FIELD)80脚:奇/偶场输出信号。

3 工作原理

ADV7183内部原理及功能框图如图2所示,下面介绍其工作原理。

3.1 模拟信号输入

ADV7183有6个模拟视频输入信道,这6个信道用不同的配置可以支持6个CVBS输入信号、3个S-video输入信号和2个YCrCb构成的模拟视频输入信号。通过INSEL可控制输入的类型和信道的选择。模拟信号输入前端包括三个用于直流恢复的箝位电路。ADC前有三个取样保持放大器,可在YCrCb输入模式时保证取样值同时到达三个信道。两个10-bit ADCs用来取样。为了尽可能高质量的捕获视频信号,整个模拟信号输入前端存在着很大的差异。

3.2 同步像素输出接口

ADV7183支持三种输出接口模式:兼容LLC的同步像素接口、CAPI接口和SCAPI接口。设定为同步像素接口模式时,像素和控制数据的输出与LLC1(8-bit模式)或LLC2(16-bit模式)同步。这种模式时的场消隐、行消隐和列消隐的控制和定时信息编码与控制码相同。设定为CAPI接口或SCAPI接口模式时,只有激活的像素数据输出才与异步先进先出时钟(CLKI)同步。像素一般通过一个512像素深、20比特宽的FIFO容器输出,HACTIVE和VACTIVE输出一般要使用相互独立的引脚。CAPI接口和SCAPI的接口模式数据一直是16-bit,所以,当输出接口需要8-bit或10-bit时,一般不能采用这种接口模式。ADV7183的默认模式为兼容LLC的8-bit CCIR656 4:2:2。

图3所示是ADV7183的控制和像素FIFO接口模式时序,当ADV7183工作在此模式时,产生的像素数据将在512像素深的FIFO容器中缓存。只有激活的视频像素和控制码才被写入FIFO,其余的则全部丢弃。这种模式时,CLKIN必须比移入FIFO的有效数据率要快,否则FIFO就会溢出。当ADV7183工作在SCAPI接口模式时,可利用DV(data valid)到RD(read enable) 的反馈系统来保证FIFO不溢出。而当FIFO达到AFF(almost full flag)时,DV马上升高并一直保持FIFO为AEF(almost empty flag)。使用此模式时,输出像素的数据情况可由DV和QCLK指示器来决定。

4 典型应用

图4是ADV7183的一个典型应用电路。其中电路的供电电压VAA应选为7V,VDD应选为4V,数字输入引脚电压应为GND-0.5V到VAA+0.5V,模拟输出电压应为GND-0.5V到VAA。该电路可工作在0~70℃的温度范围内。另外还需注意:ADV7183是ESD(electrostatic discharge) 敏感设备。尽管ADV7183本身带有ESD保护电路,但受到高强度静电放电的持续损害时,ADV7183会造成性能衰退和功能下降,因此有必要采取适当的ESD防护措施。

责任编辑:gt

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 解码器
    +关注

    关注

    9

    文章

    1070

    浏览量

    40077
  • 滤波器
    +关注

    关注

    158

    文章

    7286

    浏览量

    174566
  • 接口
    +关注

    关注

    33

    文章

    7573

    浏览量

    148205
收藏 人收藏

    评论

    相关推荐

    ADV7280/ADV7280-M是功能丰富的单芯片、多格式视频解码器

    ADV7280/ADV7280-M是功能丰富的单芯片、多格式视频解码器ADV7280/
    发表于 09-15 14:04

    32引脚LFCSP ADV7180 10位4倍过采样SDTV视频解码器的评估板EVAL-ADV7180-32EBZ

    ITU-R BT.656接口标准。简单的数字输出接口可以无缝连接到各种MPEG编码,编解码器,移动视频处理器和数字视频编码,例如
    发表于 03-22 11:08

    评估ADV7282A-M视频解码器的平台EVAL-ADV7282AMEBZ

    EVAL-ADV7282AMEBZ,评估套件是评估ADV7282A-M视频解码器的平台。 EVAL-ADV7282AMEBZ评估套件包含EV
    发表于 04-16 09:13

    用于差分输入的10位SDTV视频解码器的EVAL-ADV7182AEBZ

    EVAL-ADV7182AEBZ,评估套件是评估ADV7182A视频解码器的平台。 EVAL-ADV7182AEBZ评估套件包含EVAL-
    发表于 04-16 09:14

    EVAL-ADV7403EBZ评估板使用ADV7403 10位,多格式SDTV / HDTV视频解码器

    EVAL-ADV7403EBZ,评估板,使用ADV7403 10位,集成,多格式SDTV / HDTV视频解码器和RGB图形数字转换
    发表于 06-08 15:59

    有关视频解码器ADV7183的知识速看

    ADV7183是什么?ADV7183引脚功能有哪些?ADV7183工作原理是什么?
    发表于 06-04 07:09

    基于ADV7183B的视频解码系统的设计

    利用MSP430F169控制视频解码芯片ADV7183B处理复合视频、S-Video和色差分量的视频输入源,从而输出8 bit/16 bit
    发表于 07-28 15:39 29次下载

    ADV7183B详细资料

    ADV7183B 数据表 ADV7183B 引脚功能 ADV7183B 集成电路 ADV7183
    发表于 07-28 15:42 38次下载

    集成有10位ADC的增强型视频解码器ADV7183及其应用

    摘要:ADV7183是美国模拟器件公司(ADI)推出的集成了10位ADC的增强型视频解码器。它内含两个10-bit精确模数转换器(ADCs)和完整的自动增益控制(AGC)电路,可广泛用于
    发表于 05-26 21:50 1159次阅读
    集成有10位ADC的增强型<b class='flag-5'>视频</b><b class='flag-5'>解码器</b><b class='flag-5'>ADV7183</b>及其应用

    ADV7181C视频解码器和图形数字化仪的性能与特点

    ADV7181C:多格式标清/高清 电视视频解码器
    的头像 发表于 06-06 06:52 2846次阅读
    <b class='flag-5'>ADV</b>7181C<b class='flag-5'>视频</b><b class='flag-5'>解码器</b>和图形数字化仪的性能与<b class='flag-5'>特点</b>

    ADV7482:集成式视频解码器和HDMI接收器

    ADV7482:集成式视频解码器和HDMI接收器
    发表于 03-21 03:16 7次下载
    <b class='flag-5'>ADV</b>7482:集成式<b class='flag-5'>视频</b><b class='flag-5'>解码器</b>和HDMI接收器

    ADV7183A:多格式SDTV视频解码器数据Sheet

    ADV7183A:多格式SDTV视频解码器数据Sheet
    发表于 04-27 16:32 4次下载
    <b class='flag-5'>ADV7183</b>A:多格式SDTV<b class='flag-5'>视频</b><b class='flag-5'>解码器</b>数据Sheet

    ADV7202视频速率编解码器评估板

    ADV7202视频速率编解码器评估板
    发表于 05-20 17:21 8次下载
    <b class='flag-5'>ADV</b>7202<b class='flag-5'>视频</b>速率编<b class='flag-5'>解码器</b>评估板

    ADV7183B:多冷SDTV视频解码器数据谢幕

    ADV7183B:多冷SDTV视频解码器数据谢幕
    发表于 05-24 20:14 2次下载
    <b class='flag-5'>ADV7183</b>B:多冷SDTV<b class='flag-5'>视频</b><b class='flag-5'>解码器</b>数据谢幕

    ADV7183:高级视频解码器,带9位ADC,支持过时的组件输入数据表

    ADV7183:高级视频解码器,带9位ADC,支持过时的组件输入数据表
    发表于 05-26 17:37 1次下载
    <b class='flag-5'>ADV7183</b>:高级<b class='flag-5'>视频</b><b class='flag-5'>解码器</b>,带9位ADC,支持过时的组件输入数据表