0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

创新工艺可以消除SiC衬底中的缺陷

姚小熊27 来源:mynavi 作者:mynavi 2021-03-06 10:20 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

日本关西学院大学和丰田通商于3月1日宣布,他们已开发出“动态AGE-ing”技术,这是一种表面纳米控制工艺技术,可以消除使SiC衬底上的半导体性能变差的缺陷。

尽管期望将SiC用作下一代功率半导体,但是已知在晶圆的加工阶段和晶体生长阶段会发生晶体畸变。其中,已知基底平面错位(Basal Plane Dislocation,BPD)会降低器件的性能,并且制造抑制这种现象发生的高质量晶圆的成本高昂,难以降低器件的价格。

动态AGE-ing是一种通过结合热退火,晶体生长和热蚀刻技术将BPD缺陷转换为不影响器件性能的其他缺陷的技术。同一大学的科学与工程学院的Tadaaki Kaneko教授说:“尽管还有其他技术可以对高质量SiC晶圆中的缺陷进行“解毒”,但是Dynamic AGE-ing可以应用于具有许多缺陷和质量较差的晶圆。”,说明了该技术的优势。

具体而言,通过使用一个唯一的装置适当地选择并执行三个加工过程,可以自动布置晶圆表面上的原子排列,去除加工应变层,并通过刀片(TED)传送BPD。可以消除对设备的影响。

图:使用动态AGE-ing进行BPD排毒的验证示例。通过将该技术应用于市售的SiC晶圆,可以确认基板上的BPD数量为1个或更少(来源:关西学院大学的介绍材料)

在这项联合研究中,从单个零件的尺寸到150毫米(6英寸)晶圆,这是两年研究与开发中SiC的主流,无论基板的尺寸如何,在某些情况下,晶圆制造商无论,据说BPD可以免费使用。

丰田通商计划将其商业化,但目前正处于广泛招募对这项技术感兴趣的公司作为业务合作伙伴的阶段。另外,作为研究,预计在未来几年中将实际使用200 mm SiC晶圆,因此我们计划继续进行开发以将其应用于该技术。
责任编辑:YYX

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 晶圆
    +关注

    关注

    53

    文章

    5348

    浏览量

    131704
  • SiC
    SiC
    +关注

    关注

    32

    文章

    3525

    浏览量

    68191
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    电子加工新工艺痛点破解!维视智造线材检测方案,小空间、控成本。

    电子加工行业新工艺落地难?线材颜色识别不准、平行度检测效率低,还受安装空间限制? TY(维视客户代号,下文同)的选择给出了最优解 —— 维视智造线材颜色与平行度检测解决方案,用精准技术 + 高性价比
    的头像 发表于 11-20 11:43 47次阅读

    如何解决陶瓷管壳制造工艺缺陷

    陶瓷管壳制造工艺缺陷主要源于材料特性和工艺控制的复杂性。在原材料阶段,氧化铝或氮化铝粉体的粒径分布不均会导致烧结体密度差异,形成显微裂纹或孔隙;而金属化层与陶瓷基体的热膨胀系数失配
    的头像 发表于 10-13 15:29 546次阅读
    如何解决陶瓷管壳制造<b class='flag-5'>中</b>的<b class='flag-5'>工艺</b><b class='flag-5'>缺陷</b>

    碳化硅 TTV 厚度在 CMP 工艺的反馈控制机制研究

    一、引言 化学机械抛光(CMP)工艺是实现碳化硅(SiC衬底全局平坦化的关键技术,对提升衬底质量、保障后续器件性能至关重要。总厚度偏差(TTV)作为衡量碳化硅
    的头像 发表于 09-11 11:56 536次阅读
    碳化硅 TTV 厚度在 CMP <b class='flag-5'>工艺</b><b class='flag-5'>中</b>的反馈控制机制研究

    CMP工艺缺陷类型

    CMP是半导体制造关键的平坦化工艺,它通过机械磨削和化学腐蚀相结合的方式,去除材料以实现平坦化。然而,由于其复杂性,CMP工艺可能会出现多种缺陷
    的头像 发表于 07-18 15:14 2102次阅读

    门型展架 创新工坊553闪光系统 商业计划书.rar

    *附件:门型展架 创新工坊553闪光系统 商业计划书.rar *附件:12.rar
    发表于 06-21 08:28

    切割进给量与碳化硅衬底厚度均匀性的量化关系及工艺优化

    引言 在碳化硅衬底加工过程,切割进给量是影响其厚度均匀性的关键工艺参数。深入探究二者的量化关系,并进行工艺优化,对提升碳化硅衬底质量、满足
    的头像 发表于 06-12 10:03 496次阅读
    切割进给量与碳化硅<b class='flag-5'>衬底</b>厚度均匀性的量化关系及<b class='flag-5'>工艺</b>优化

    12英寸SiC,再添新玩家

    电子发烧友网报道(文/梁浩斌)在SiC行业逐步进入8英寸时代后,业界并没有停下脚步,开始投入到12英寸衬底的开发。   去年11月,天岳先进率先出手,发布了行业首款12英寸碳化硅衬底
    的头像 发表于 05-21 00:51 7159次阅读

    激光锡焊机工艺参数怎么调整

    激光锡焊作为现代精密焊接领域的革新工艺,凭借其非接触式能量输出的技术特性,在3C电子、汽车电子等领域实现规模化应用。
    的头像 发表于 05-09 16:19 1312次阅读
    激光锡焊机<b class='flag-5'>工艺</b>参数怎么调整

    一文搞懂波峰焊工艺缺陷预防

    温度对于焊点的形成和质量有着决定性的影响。合适的焊接温度可以保证焊点牢固、质量稳定,并减少焊接缺陷。 二、波峰焊工艺参数 ● 波峰焊工艺参数包括以下几项 1、波峰高度 波峰高度是指在波
    发表于 04-09 14:44

    有效抑制SiC外延片掉落物缺陷生成的方法

    引言 碳化硅(SiC)作为第三代半导体材料,因其出色的物理和化学特性,在功率电子、高频通信及高温环境等领域展现出巨大的应用潜力。然而,在SiC外延生长过程,掉落物缺陷(如颗粒脱落、乳
    的头像 发表于 02-10 09:35 401次阅读
    有效抑制<b class='flag-5'>SiC</b>外延片掉落物<b class='flag-5'>缺陷</b>生成的方法

    碳化硅衬底的生产过程

    碳化硅(SiC)作为一种宽禁带半导体材料,因其出色的物理和化学特性,如高硬度、高熔点、高热导率和化学稳定性,在半导体产业得到了广泛的应用。SiC衬底是制造高性能
    的头像 发表于 02-03 14:21 1828次阅读

    室温下制造半导体材料的新工艺问世

    近日,荷兰特文特大学科学家开发出一种新工艺,能在室温下制造出晶体结构高度有序的半导体材料。他们表示,通过精准控制这种半导体材料的晶体结构,大幅降低了内部纳米级缺陷的数量,可显著提升光电子学效率,进而
    的头像 发表于 01-23 09:52 644次阅读
    室温下制造半导体材料的<b class='flag-5'>新工艺</b>问世

    不同的碳化硅衬底的吸附方案,对测量碳化硅衬底 BOW/WARP 的影响

    在当今蓬勃发展的半导体产业,碳化硅(SiC衬底作为关键基础材料,正引领着高性能芯片制造迈向新的台阶。对于碳化硅衬底而言,其 BOW(弯曲度)和 WARP(翘曲度)参数犹如精密天平上
    的头像 发表于 01-14 10:23 400次阅读
    不同的碳化硅<b class='flag-5'>衬底</b>的吸附方案,对测量碳化硅<b class='flag-5'>衬底</b> BOW/WARP 的影响

    碳化硅衬底的环吸方案相比其他吸附方案,对于测量碳化硅衬底 BOW/WARP 的影响

    在半导体领域,随着碳化硅(SiC)材料因其卓越的电学性能、高热导率等优势逐渐崭露头角,成为新一代功率器件、射频器件等制造的热门衬底选择,对碳化硅衬底质量的精准把控愈发关键。其中,碳化硅衬底
    的头像 发表于 01-13 14:36 394次阅读
    碳化硅<b class='flag-5'>衬底</b>的环吸方案相比其他吸附方案,对于测量碳化硅<b class='flag-5'>衬底</b> BOW/WARP 的影响

    碳化硅衬底修边处理后,碳化硅衬底TTV变化管控

    一、碳化硅衬底修边处理的作用与挑战 修边处理是碳化硅衬底加工的一个关键步骤,主要用于去除衬底边缘的毛刺、裂纹和不规则部分,以提高衬底的尺寸
    的头像 发表于 12-23 16:56 487次阅读
    碳化硅<b class='flag-5'>衬底</b>修边处理后,碳化硅<b class='flag-5'>衬底</b>TTV变化管控