0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AMD承诺不会砍掉Infinity Cache缓存技术

如意 来源:快科技 作者:宪瑞 2021-03-05 09:35 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

昨晚AMD发布了RX 6700 XT显卡,这是RDNA2架构家族第二波产品,国内售价3699元,针对友商的RTX 3070显卡。

在AMD的RDNA2架构中,有一项独特的技术很重要,那就是Infinity Cache(无限缓存),这是一种高速缓存,灵感来自于Zen架构CPU,它能够以低功耗和低延迟提供卓越的带宽性能。

整个显卡核心均可访问此全局高速缓存,有助于捕捉即时的重用机会,从而能够快速访问数据。

根据AMD的说法,Infinity Cache 充当着海量带宽放大器的角色,实现的有效带宽最高可达256位16Gbps GDDR6的3.25 倍。

在RX 6800/6900系列显卡上,AMD就靠着128MB Infinity Cache+ 256bit GDDR6 显存的方案相比传统的 384bit GDDR6 显存带宽翻倍,而且功耗还更低。

在RX 6700 XT的Navi 22核心上,AMD的Infinity Cache砍了一部分,只剩下96MB,匹配192bit位宽。

未来还会有Navi 23核心,显卡对应的应该是RX 6600系列,那它的Infinity Cache技术会不会砍掉呢?毕竟成本还是挺高的。

答案是不会,已经有网友在Linux代码中发现了线索,Navi 23会给每个显存通道分配4MB Infinity Cache缓存,而显卡应该是128bit位宽,也就是8个32bit GDDR6,所以Infinity Cache容量会减少到32MB。

总之,这个技术对提高带宽很有帮助,虽然成本高了点,但AMD依然会保留在低端的Navi 23核心上,RX 6600系列显卡也不会阉割太狠。
责编AJX

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • amd
    amd
    +关注

    关注

    25

    文章

    5707

    浏览量

    140402
  • 显卡
    +关注

    关注

    17

    文章

    2523

    浏览量

    71717
  • 缓存
    +关注

    关注

    1

    文章

    248

    浏览量

    27812
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    忆联自研芯片以压缩技术重塑KV Cache存储效率

    2026年3月,谷歌研究院发布TurboQuant压缩算法技术,迅速在存储与AI基础设施领域引发热议。该算法能够压缩KV缓存,实现内存占用降低6倍、推理速度提升8倍的潜力。这一技术突破的背后,折射出大模型推理时代最核心的硬件瓶颈
    的头像 发表于 04-10 14:10 388次阅读

    京东缓存中间件架构与缓存内核优化

    一、京东缓存中间件架构 1、背景 在当今高并发、分布式的系统架构中,缓存已成为提升应用性能、降低数据库负载的核心组件。随着业务规模的扩大与系统复杂度的增加,缓存的使用和管理面临诸多挑战:部署模式多样
    的头像 发表于 04-03 16:18 1815次阅读
    京东<b class='flag-5'>缓存</b>中间件架构与<b class='flag-5'>缓存</b>内核优化

    KeepAlive:组件缓存实现深度解析

    内部使用两个核心数据结构来管理缓存: javascript 体验AI代码助手 代码解读 复制代码 const cache: Map<string, VNode>
    发表于 03-05 19:17

    C语言的缓冲区(缓存)详解

    得出错信息可以直接尽快地显示出来。   ANSI C( C89 )要求缓存具有下列特征:   当且仅当标准输入和标准输出并不涉及交互设备时,它们才是全缓存的。   标准出错决不会是全缓存
    发表于 01-14 07:30

    从NOR转向使用CS SD NAND:为什么必须加入缓存Cache)机制?

    在传统使用 NOR Flash 的系统中,工程师通常习惯“随写随存”:写入数据粒度小,可以随机写入,不需要复杂的缓存或写入管理机制。不过随着使用场景发生转变,NOR Flash容量小,单位容量成本高
    的头像 发表于 12-16 17:11 1481次阅读
    从NOR转向使用CS SD NAND:为什么必须加入<b class='flag-5'>缓存</b>(<b class='flag-5'>Cache</b>)机制?

    AMD UltraScale架构:高性能FPGA与SoC的技术剖析

    AMD UltraScale架构:高性能FPGA与SoC的技术剖析 在当今的电子设计领域,高性能FPGA和MPSoC/RFSoC的需求日益增长。AMD的UltraScale架构凭借其创新的技术
    的头像 发表于 12-15 14:35 733次阅读

    串口DMA发送有缓存吗?

    串口DMA发送有缓存吗, 我是从ringbuffer取出来,放到申请的缓存里,启动串口DMA发送,然后就释放了。暂时没发现什么问题。 用的drv_usart.c是这个版本
    发表于 10-10 06:14

    今日看点丨华为发布AI推理创新技术UCM;比亚迪汽车出口暴增130%

    缓存加速算法工具,分级管理推理过程中产生的KV Cache记忆数据,可扩大推理上下文窗口,实现高吞吐、低时延的推理体验,降低每Token推理成本。   尤为关键的是,UCM技术有望缓解当前因HBM资源短缺导致的任务停滞与响应延迟
    发表于 08-13 09:45 5715次阅读

    缓存之美:万文详解 Caffeine 实现原理(上)

    文章将采用“总-分-总”的结构对配置固定大小元素驱逐策略的 Caffeine 缓存进行介绍,首先会讲解它的实现原理,在大家对它有一个概念之后再深入具体源码的细节之中,理解它的设计理念,从中能学习到
    的头像 发表于 08-05 14:49 802次阅读
    <b class='flag-5'>缓存</b>之美:万文详解 Caffeine 实现原理(上)

    harmony-utils之CacheUtil,缓存工具类

    harmony-utils之CacheUtil,缓存工具类
    的头像 发表于 07-04 16:36 595次阅读

    高性能缓存设计:如何解决缓存伪共享问题

    在多核高并发场景下, 缓存伪共享(False Sharing) 是导致性能骤降的“隐形杀手”。当不同线程频繁修改同一缓存行(Cache Line)中的独立变量时,CPU缓存一致性协议会
    的头像 发表于 07-01 15:01 884次阅读
    高性能<b class='flag-5'>缓存</b>设计:如何解决<b class='flag-5'>缓存</b>伪共享问题

    由 Mybatis 源码畅谈软件设计(八):从根上理解 Mybatis 二级缓存

    1. 验证二级缓存 在上一篇帖子中的 User 和 Department 实体类依然要用,这里就不再赘述了,要启用二级缓存,需要在 Mapper.xml 文件中指定 cache 标签,如下
    的头像 发表于 06-23 11:35 572次阅读
    由 Mybatis 源码畅谈软件设计(八):从根上理解 Mybatis 二级<b class='flag-5'>缓存</b>

    AMD收购硅光子初创企业Enosemi AMD意在CPO技术

    近日,AMD公司宣布,已完成对硅光子初创企业Enosemi的收购,但是具体金额未被披露;AMD的此次收购Enosemi旨在推动光子学与共封装光学(CPO)技术的发展,瞄准AI芯片互连技术
    的头像 发表于 06-04 16:38 1549次阅读

    MCU缓存设计

    MCU 设计通过优化指令与数据的访问效率,显著提升系统性能并降低功耗,其核心架构与实现策略如下: 一、缓存类型与结构 指令缓存(I-Cache)与数据缓存(D-
    的头像 发表于 05-07 15:29 1284次阅读

    Nginx缓存配置详解

    Nginx 是一个功能强大的 Web 服务器和反向代理服务器,它可以用于实现静态内容的缓存缓存可以分为客户端缓存和服务端缓存
    的头像 发表于 05-07 14:03 1379次阅读
    Nginx<b class='flag-5'>缓存</b>配置详解