0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

一文详解1α工艺技术

h1654155282.3538 来源:电子工程世界 作者:电子工程世界 2021-01-31 10:19 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

近日,美光发布了用于DRAM的新型1α制造工艺。并计划首先将其用来制造DDR4和LPDDR4存储器,并在之后将其用于生产他们所有类型的DRAM。如今,扩展DRAM已经变得异常困难。但据介绍,该制造技术有望显着降低DRAM成本。这个神秘的“1α”会有多神奇?我们一起来看看。

芯片制造的目标就是缩小电路以在芯片上容纳更多的晶体管或存储单元。60年前,第一批芯片的元件——晶体管可以用肉眼看到。现在相同的组件只有几纳米宽。那是它的十亿分之一!

更小的晶体管开关速度更快,能耗更少,而且,通过纯粹的规模经济,制造成本也更低。跳到我们最新的技术节点,它是当今世界上最先进的。它在性能、能效和制造成本方面都会有重大改进。

想象一下,如果汽车以同样的速度进步的话。他们可以在一眨眼的功夫从0加速到60英里/小时,只需要几滴燃料就可以环游地球。

现在,制造芯片这个事是复杂的。制造一个现代芯片需要一千多个独立的过程和测量步骤——所有这些步骤都必须近乎完美。这些步骤是在先进的设备上完成,这些机器由数百家专业公司生产,使用超纯材料,在巨大的洁净室中进行,那里的空气中颗粒比月球上的空气还要少。

由于这种复杂性,行业往往遵循类似的节奏从一个节点到另一个节点。并通过芯片上最小的特征来引用它们。例如,在很久之前,我们还处于180纳米节点,大约十年前,我们已在22纳米节点上。

但是几年前,在内存世界里发生了一件有趣的事情。我们不再讨论确切的数字,而是开始使用像1x, 1y和1z这样的术语。特别是DRAM,节点的名称通常对应于存储单元阵列中活动区域的一半间距的大小——“半间距”。至于1α,你可以把它看作是第四代的10nm级别,其半节距从10到19nm。当我们从1x纳米到1y 1z和1α时,这个尺寸会变得越来越小。我们从1x开始,但随着我们继续缩小并命名下一个节点,我们到达了罗马字母表的末尾。这就是为什么我们改用希腊字母α,β的缘故。

o4YBAGAWE_yAOg8dAAYGrxunEoc542.png

从尺寸的角度来看,我们说的小到底有多小?

芯片在直径300mm的硅片上可一次制造数百个。每个芯片都有指甲盖那么大。如今,一个晶体管在一个典型的存储芯片上,能有着80亿比特的存储空间。

限制光刻

半导体行业每年或每隔二十年就会收缩设备。我们知道如何在只有一个原子厚的材料薄膜上进行刻蚀,我们也会有选择地去除材料的能力。那么,现在有什么不同呢?

也许最困难的挑战是定义晶圆片上的电路模式。第一部分叫做光刻(用光在石头上写字!)。它类似于前数码摄影的过程,光线通过一个小的透明版的照片照射到光敏纸上。在我们的案例中,我们使用巴士大小的机器,通过放置在透明方形石英上称为光掩模的模式照射深紫外光。但原理是一样的。

这是一个物理问题。多亏了 “瑞利准则”,或者衍射极限,这让人们认为不可能投射出一个小于所用光波长一半的特征的图像。只是不可能制造出足够锐利的光束来做出精确的图案。在我们的例子中,波长是193nm,所以我们的工作远远低于衍射极限。

现在有一种新的光刻工具,它使用更小的32 nm波长的极紫外线(EUV),但由于一些复杂的原因,我们认为它还没有准备好。其中一个原因是波长太短,光线不能穿过玻璃,所以传统的光学透镜不起作用。15年前,人们认为EUV光刻技术可以用于32纳米节点。EUV的时代将会到来,但它不是1α在微米级别的正确解决方案。

“愚弄”光线,违背瑞利准则

我们使用许多技术来绕过衍射极限。第一种方法是修改光掩模上的图案,使其形成尖锐的特征。目前最先进的技术被称为计算光刻技术,它使用大量的处理能力从晶圆上所需的图案有效地进行反向工程掩模。

第二是利用水对光的衍射比空气小这一事实,使晶圆在水下暴露。实际上,我们用一滴水来取代最终镜头和晶圆片表面之间的气隙。这种方法可以使我们达到40nm以下,这是一个很大的改进,但并不是一直都能成功。

多重图案

解决分辨率的方法是添加一系列非光刻步骤,神奇地将一个“大”特征变成两个,成为四个特征,每个特征的大小都是原来的四分之一。有很多不同的方法可以同时实现这一点,但我必须指出,早在2007年,美光是第一个使用双模式开发闪存的公司。

这样简化了很多工作,基本的想法是用步进器创造特征,在这些特征的侧面涂上不同的材料,然后去掉原来的特征(sacrificial features)。得到Voilà -两个半尺寸的功能!重复这个过程,我们有了所需的 1α的四个特征大小。

pIYBAGAWFAOAd5VkAAJAUvncMVA644.png

清洗和重复

现在我们知道我们可以精确地绘制出我们需要的微小特征,但我们离一个完整的模具还有很长的路要走,更不用说大批量生产了。我们只是为一层的功能做了轮廓,要知道每个芯片中有几十层。自豪的是,我们可以精确地将层层对齐,这称之为叠加。准确无误地做到这一点是让整个过程顺利进行的关键。

然后,我们必须把图案转换成有功能的电路设备,比如控制读写数据的晶体管,以及能够存储代表“1”和“0”的电荷的又高又瘦的电容器。这一过程意味着要精确控制材料的组成以及这些材料的机械和电学特性,而且每次都要做完全相同的事情。

我们不仅整合了我们自己的创新,而且与供应商合作伙伴紧密合作。我们正在将最新和最先进的技术应用于各个领域:新材料(如更好的导体和更好的绝缘体),以及用于沉积、修改或选择性去除或蚀刻这些材料的新机械。

我们已经将晶圆厂发展成一个以AI驱动、高度自动化的智能工厂。正如我前面提到的,要在晶圆厂内制造一个现代化的芯片,需要一千多步骤,每一步都必须完美。

半导体制造不像制造汽车。你不能返回并修复流程中早期引入的缺陷。任何缺陷都被埋在后面的层下面。成功的关键是数据,以及从数据中获得的洞察力。来自几十万个传感器的数据涌入我们10千万亿字节的制造执行系统。我们每天通过检查系统输入100多万张图像,并使用深度学习在问题发生之前发现问题。芯片制造可能是地球上最复杂的工程了。

我们是怎么做到的?

美光的工程团队是如何能够在短时间内将1α节点拉下来,并将我们置于行业前沿的。答案就在美光数万名工程师和科学家身上。

从我们的技术开发、设计、产品和测试工程人员到制造和质量,这是所有相关学科之间协作精神的证明。这也证明了我们的团队成员的热情和坚韧,以永久的“全员待命”模式运作,这使美光走在DRAM技术的前沿。
责任编辑人:CC

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 制造工艺
    +关注

    关注

    2

    文章

    211

    浏览量

    20860
  • 工艺技术
    +关注

    关注

    0

    文章

    20

    浏览量

    9735
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    热压键合工艺技术原理和流程详解

    热压键合(Thermal Compression Bonding,TCB)是种先进的半导体封装工艺技术,通过同时施加热量和压力,将芯片与基板或其他材料紧密连接在起。这种技术能够在微
    的头像 发表于 12-03 16:46 629次阅读
    热压键合<b class='flag-5'>工艺</b>的<b class='flag-5'>技术</b>原理和流程<b class='flag-5'>详解</b>

    半导体“光刻(Photo)”工艺技术详解

    如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家起交流学习! 在半导体行业,光刻(Photo)工艺技术就像位技艺高超的艺术家,负责将复杂的电路图案从掩模转印到光滑的半导体晶圆上。作为制造过
    的头像 发表于 11-10 09:27 1070次阅读
    半导体“光刻(Photo)”<b class='flag-5'>工艺技术</b>的<b class='flag-5'>详解</b>;

    SOI工艺技术介绍

    在半导体行业持续追求更高性能、更低功耗的今天,种名为“SOI(Silicon-On-Insulator)”的工艺技术逐渐成为行业焦点。无论是智能手机、自动驾驶汽车,还是卫星通信系统,SOI技术都在幕后扮演着关键角色。
    的头像 发表于 10-21 17:34 1002次阅读
    SOI<b class='flag-5'>工艺技术</b>介绍

    详解铜互连工艺

    铜互连工艺种在集成电路制造中用于连接不同层电路的金属互连技术,其核心在于通过“大马士革”(Damascene)工艺实现铜的嵌入式填充。该工艺
    的头像 发表于 06-16 16:02 2971次阅读
    <b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>详解</b>铜互连<b class='flag-5'>工艺</b>

    详解干法刻蚀工艺

    干法刻蚀技术作为半导体制造的核心工艺模块,通过等离子体与材料表面的相互作用实现精准刻蚀,其技术特性与工艺优势深刻影响着先进制程的演进方向。
    的头像 发表于 05-28 17:01 2785次阅读
    <b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>详解</b>干法刻蚀<b class='flag-5'>工艺</b>

    详解湿法刻蚀工艺

    湿法刻蚀作为半导体制造领域的元老级技术,其发展历程与集成电路的微型化进程紧密交织。尽管在先进制程中因线宽控制瓶颈逐步被干法工艺取代,但凭借独特的工艺优势,湿法刻蚀仍在特定场景中占据不可替代的地位。
    的头像 发表于 05-28 16:42 3758次阅读
    <b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>详解</b>湿法刻蚀<b class='flag-5'>工艺</b>

    详解快速热处理技术

    在纳米尺度集成电路制造领域,快速热处理(RTP)技术已成为实现器件性能突破与工艺优化的核心工具。相较于传统高温炉管工艺,RTP通过单片式作业模式与精准的热过程控制,有效解决了先进制程中热预算控制、超浅结形成及
    的头像 发表于 05-22 16:04 1934次阅读
    <b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>详解</b>快速热处理<b class='flag-5'>技术</b>

    SMA接头制造工艺详解:精密加工技术与实现策略

    SMA接头制造工艺详解:精密加工技术与实现策略
    的头像 发表于 04-26 09:22 519次阅读
    SMA接头制造<b class='flag-5'>工艺</b><b class='flag-5'>详解</b>:精密加工<b class='flag-5'>技术</b>与实现策略

    BiCMOS工艺技术解析

    技术定义与核心特性 BiCMOS(Bipolar-CMOS)‌是种将‌双极型晶体管(BJT)‌与‌CMOS晶体管‌集成在同芯片上的混合工艺技
    的头像 发表于 04-17 14:13 1335次阅读

    陶瓷基板五大工艺技术深度剖析:DPC、AMB、DBC、HTCC与LTCC的卓越表现

    在电子封装技术的快速发展中,陶瓷基板因其出色的电绝缘性、高热导率和良好的机械性能,成为了高端电子设备中不可或缺的关键材料。为了满足不同应用场景的需求,陶瓷基板工艺技术不断演进,形成了DPC、AMB、DBC、HTCC与LTCC这五大核心
    的头像 发表于 03-31 16:38 2804次阅读
    陶瓷基板五大<b class='flag-5'>工艺技术</b>深度剖析:DPC、AMB、DBC、HTCC与LTCC的卓越表现

    栅极技术的工作原理和制造工艺

    本文介绍了集成电路制造工艺中的栅极的工作原理、材料、工艺,以及先进栅极工艺技术
    的头像 发表于 03-27 16:07 1685次阅读
    栅极<b class='flag-5'>技术</b>的工作原理和制造<b class='flag-5'>工艺</b>

    芯片制造中的浅沟道隔离工艺技术

    浅沟道隔离(STI)是芯片制造中的关键工艺技术,用于在半导体器件中形成电学隔离区域,防止相邻晶体管之间的电流干扰。本文简单介绍浅沟道隔离技术的作用、材料和步骤。
    的头像 发表于 03-03 10:00 3044次阅读
    芯片制造中的浅沟道隔离<b class='flag-5'>工艺技术</b>

    详解2.5D封装工艺

    2.5D封装工艺种先进的半导体封装技术,它通过中介层(Interposer)将多个功能芯片在垂直方向上连接起来,从而减小封装尺寸面积,减少芯片纵向间互连的距离,并提高芯片的电气性能指标。这种
    的头像 发表于 02-08 11:40 6041次阅读
    <b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>详解</b>2.5D封装<b class='flag-5'>工艺</b>

    详解铜大马士革工艺

    但随着技术迭代,晶体管尺寸持续缩减,电阻电容(RC)延迟已成为制约集成电路性能的关键因素。在90纳米及以下工艺节点,铜开始作为金属互联材料取代铝,同时采用低介电常数材料作为介质层,这转变主要依赖于铜大马士革
    的头像 发表于 02-07 09:39 5049次阅读
    <b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>详解</b>铜大马士革<b class='flag-5'>工艺</b>

    ALD和ALE核心工艺技术对比

    ALD 和 ALE 是微纳制造领域的核心工艺技术,它们分别从沉积和刻蚀两个维度解决了传统工艺在精度、均匀性、选择性等方面的挑战。两者既互补又相辅相成,未来在半导体、光子学、能源等领域的联用将显著加速
    的头像 发表于 01-23 09:59 2032次阅读
    ALD和ALE核心<b class='flag-5'>工艺技术</b>对比