DDR PHY 与电路板调试

Zynq UltraScale+ MPSoC VCU DDR 控制器是一款专用 DDR 控制器，只支持在 Zynq UltraScale+ MPSoC EV 部件上与 Zynq UltraScale+ MPSoC VCU（H.264/H.265 视频编解码器）连用。

因此，调试将不同于 MIG 等传统 Xilinx DDR 控制器。

DDR PHY 与电路板调试：

Zynq UltraScale+ MPSoC VCU DDR 控制器采用 MIG PHY。

这意味着您可以使用标准 MIG 示例设计来验证您的电路板布局是否正确，并验证 DDR 接口是否工作正常。

建议您参考 (PG150) 基于UltraScale 架构的 FPGA 内存 IP 产品指南，以获得关于 DDR4 示例设计的更多信息，以及用于验证内存接口的测试工作台。

也可以查看（Xilinx 答复 68937），了解有关调试的更多详情。

这只针对调试，而且我们不需要与设计的其余部分通信，因此建议禁用 AXI 接口（使用本机模式），并在高级选项卡中启用高级流量生成器：

DDR 应用：

一旦 PHY 接口被验证，如果还会出现问题，请尝试切换到 PS-DDR，看看问题是否还会继续。

这将表明该问题是一个 VCU 至内存的普通问题，还是一个出现在正在使用 Zynq UltraScale+ MPSoC VCU DDR 控制器的地方的特殊问题。

DDR 性能：

对于性能问题，可将板上的性能与 ZCU106 进行比较，也可以参考 (PG252) H.264/H.265 视频编解码器 (VCU) 产品指南。

审核编辑：何安