0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

CrowdSupply项目:便携式、开源RISC-V SoC开发套件Precursor

电子森林 来源:FPGA入门到精通 作者:FPGA入门到精通 2020-11-03 09:47 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

CrowdSupply刚上线一个众筹项目 - 称之为Precursor的便携式、开源RISC-V SoC开发套件,使用了分别来自Xilinx和Lattice的两颗流行的FPGA

从外观上看,它像极了一个智能手机,它号称,通过编程,你确实可以把它当成一个智能手机或平板电脑使用,且你可以对它有完全的控制,因为你可以编程它的每一个bit,沉到硬件的最底层!

套件的正面照片

背面照片

拆开了由以下一些部分组成:

一块电路板

一个单色的LCD屏

一个键盘

看看键盘的电路板:

内部的结构:

高度安全、完全可信任

从下面的对比图中可以看到其主要的功能:

再跟其它的FPGA开发板比较一下:

价格高是有原因的。

下面是其结构框图:

功能特性:

Made for developers

No adhesives holding the bezels in place – just one screw driver is all it takes

Want to add hardware? Maybe a cellular modem? No problem!

Battery compartment is a blank check for your peripherals

Install a smaller battery for more space

Flex PCB breakout for 8x FPGA GPIO into the battery compartment

Bezel is made out of FR-4, and can be user-customized to hold additional components

Inspect, modify and compile your SoC and embedded controller from source

All source fileshosted on GitHubfor convenient fork, pull request, and issue tracking

Open source PCB and case design

Easy-access developer's cable (included)

Low-level debugging (GDB + Chipscope) and firmware flashing via developer's cable plugged into a custom Raspberry Pi HAT (included)

Middleware debugging via USB cable via wishbone tunnel

Open source to the core

Extendable and modifiable

Slim and light mobile form factor

6063 alloy aluminum case -– 3D files provided, so you can mill your own case!

FR-4 front bezel -– PCB source provided

ABS + PC polymer antenna radome -– 3D printable

69 mm x 138 mm x 7.2 mm

96 grams reference weight

Compare to iPhone X at 70.9 mm x 143.6 mm x 7.7 mm and 174 grams

Accessible mechanical design

User-customizable CPUs

Manages power, standby, and charging functions

Tested with 18 MHz VexRISC-V, RV32I, no cache

-L1 speed grade for longer battery life

Tested with 100 MHz VexRISC-V, RV32IMAC + MMU, 4k L1 I/D cache

Xilinx XC7S50 primary System on Chip (SoC) FPGA

iCE40UP5K secondary Embedded Controller (EC) FPGA

16 MB external SRAM

128 MB Flash

100 MHz DDR 8-bit wide bus for fast XIP code performance

Dual hardware TRNG

External discrete noise generator

In-SoC ring oscillator based TRNG

Inspectable I/O

Physical keyboard with changeable layout overlays

200 ppi black and white LCD (336 x 536 resolution), 100% inspectable with standard optical microscope

Both keyboard and LCD are backlit for night-time use

Modular keyboard PCB -- customize layouts, add sensors, or swap in a touch surface

Audio with safe defaults

Integrated 0.7 W speaker for notifications

Vibration motor

3.5 mm headset jack

No integrated microphone -- audio surveillance is not possible when headset is unplugged

Integrated Wi-Fi

Sandboxed in a hardware-delineated untrusted domain

Silicon Labs WF200C chipset

USB Type-C port

Supports charging at 5 V; over-voltage protection tolerant to 20 V

Power negotiation to 5 V @ 1.5 A (source and sink)

Supports legacy USB 2.0 full-speed PHY

Basic DRP negotiation hardware support

1100 mAh Li-Ion battery

Approx. 100 hours standby with Wi-Fi + embedded controller + static display enabled

Approx. 700 mW "on-state" (most features enabled and active, backlight off) power draw, or 5.5 hours continuous use

Integrated gas gauge for more accurate battery life estimate

Full charge in about three hours

Runtime depends on user application

Anti-tamper features

User-sealable metal can for trusted components

Dedicated real-time clock (RTC) with basic clock integrity monitoring

Power monitors trip reset in case of power glitches

Always-on accelerometer/gyro to detect movement in standby

Support for instant secure erase via battery-backed AES key and self-destruct circuit

责任编辑:xj

原文标题:便携、安全、开源RISC-V SoC开发套件

文章出处:【微信公众号:FPGA入门到精通】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1664

    文章

    22508

    浏览量

    639495
  • soc
    soc
    +关注

    关注

    40

    文章

    4635

    浏览量

    230272
  • Xilinx
    +关注

    关注

    73

    文章

    2208

    浏览量

    131966
  • RISC-V
    +关注

    关注

    49

    文章

    2954

    浏览量

    53598

原文标题:便携、安全、开源RISC-V SoC开发套件

文章出处:【微信号:xiaojiaoyafpga,微信公众号:电子森林】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Banana Pi 开源社区联合进迭时空发布最新RISC-V芯片K3开发套件:BPI-SM10(K3-CoM260)

    的大模型。它为开发者、学生和创客提供了极致便捷且用户友好的开发平台。 该开发套件包含一块BPI-SM10核心模块和通用参考载板。后者可兼容所有BPI-SM10(K3-CoM260)系列模组,提供最便捷
    发表于 01-30 18:38

    RISC-V,正式崛起

    编译自financialcontent全球半导体行业迎来里程碑的变革:开源指令集架构(ISA)RISC-V已于2026年1月正式占据全球处理器市场25%的份额。这一里程碑标志着x86和Arm长期双
    的头像 发表于 01-16 15:17 905次阅读
    <b class='flag-5'>RISC-V</b>,正式崛起

    重磅合作!Quintauris 联手 SiFive,加速 RISC-V 在嵌入与 AI 领域落地

    SoC 开发流程,帮开发者省时间; 优化下一代 RISC-V 设计的性能和能效,进一步拉高性能上限; 把 RISC-V 打造成能和传统专有
    发表于 12-18 12:01

    如何自己设计一个基于RISC-VSoC架构,最后可以在FPGA上跑起来?

    如何自己设计一个基于RISC-VSoC架构,最后可以在FPGA上跑起来
    发表于 11-11 08:03

    为什么RISC-V是嵌入应用的最佳选择

    最近RISC-V基金会在社交媒体上发文,文章说物联网和嵌入系统正在迅速发展,需要更高的计算性能、更低的功耗和人工智能。RISC-V是为未来而建的,包括超高效的MCU到高性能应用处理器,RIS
    的头像 发表于 11-07 10:09 1860次阅读

    开源鸿蒙RISC-V SIG线下技术融合交流会圆满收官

    2025年10月22日,开源鸿蒙城市技术沙龙·北京站在中国科学院软件研究所成功举行。本次技术交流会由开源鸿蒙项目管理委员会(PMC)与开源鸿蒙RIS
    的头像 发表于 10-31 09:07 909次阅读

    大湾区RISC-V生态全景展示:RISC-V生态发展论坛、开发者Workshop和生态应用专区

    ),正以前所未有的速度从学术走向产业,从嵌入走向高性能计算等全场景应用。数百万计的生态开发者,还有政府和资本的加持,你将如何把握这一历史性机遇?如何深度融入蓬勃发展的RISC-V生态?   答案就在这里——由“湾芯展
    的头像 发表于 10-13 09:18 761次阅读
    大湾区<b class='flag-5'>RISC-V</b>生态全景展示:<b class='flag-5'>RISC-V</b>生态发展论坛、<b class='flag-5'>开发</b>者Workshop和生态应用专区

    生态合作 | 匠芯创加入RuyiSDK开发者社区 合力推动RISC-V生态持续发展

    推动RISC-V生态持续发展。RuyiSDK简介RuyiSDK是中国科学院软件研究所开发开源开发套件,致力于为RISC-V
    的头像 发表于 08-07 15:36 1297次阅读
    生态合作 | 匠芯创加入RuyiSDK<b class='flag-5'>开发</b>者社区 合力推动<b class='flag-5'>RISC-V</b>生态持续发展

    赛昉科技入驻RuyiSDK开发者社区,双平台协同推进RISC-V生态

    技术疑问,达成技术共享及社区联动,共促RISC-V生态发展。RuyiSDKRuyiSDK是中国科学院软件研究所开发开源开发套件,致力于为RISC-
    的头像 发表于 07-30 10:35 1232次阅读
    赛昉科技入驻RuyiSDK<b class='flag-5'>开发</b>者社区,双平台协同推进<b class='flag-5'>RISC-V</b>生态

    普华基础软件亮相2025 RISC-V中国峰会

    此前,7月16日至18日,第五届RISC-V中国峰会在上海盛大召开。普华基础软件副总经理兼战略研究院院长张晓先受邀参会,发表《开源小满助力RISC-V软硬协同生态发展》主题演讲,分享了开源
    的头像 发表于 07-28 16:51 1365次阅读
    普华基础软件亮相2025 <b class='flag-5'>RISC-V</b>中国峰会

    RISC-V 手册

    年提出。其核心理念是开放性与模块化设计,与x86(CISC)和ARM(RISC)形成差异化竞争,现已成为全球芯片创新的重要驱动力135。核心特点与优势开源开放RISC-V采用开放标准协议,无专利壁垒与授权费用,
    发表于 07-28 16:27 11次下载

    时擎科技亮相2025 RISC-V中国峰会,深度解析高性能RISC-V SoC技术挑战与创新

    2025年7月16-18日,第五届RISC-V中国峰会在上海张江科学会堂成功举办,作为全球RISC-V领域顶级盛会之一,本届峰会汇聚了数百家企业、研究机构及开源社区,共同探讨RISC-V
    的头像 发表于 07-21 17:37 1882次阅读
    时擎科技亮相2025 <b class='flag-5'>RISC-V</b>中国峰会,深度解析高性能<b class='flag-5'>RISC-V</b> <b class='flag-5'>SoC</b>技术挑战与创新

    矽速科技正式入驻 RuyiSDK 开发者社区,共建 RISC-V 开发者生态!

    开发开源套件,致力于为RISC-V开发者提供完整、全栈、功能强大的开发工具链,涵盖编译、调试、
    的头像 发表于 07-10 11:00 1416次阅读
    矽速科技正式入驻 RuyiSDK <b class='flag-5'>开发</b>者社区,共建 <b class='flag-5'>RISC-V</b> <b class='flag-5'>开发</b>者生态!

    跃昉科技正式入驻RuyiSDK开发者社区,助力RISC-V生态建设

      近日,跃昉科技正式入驻 RuyiSDK 开发者社区,携手社区共同推动RISC-V技术的创新发展! RuyiSDK 是中国科学院软件研究所开发开源
    的头像 发表于 07-09 16:17 1147次阅读
    跃昉科技正式入驻RuyiSDK<b class='flag-5'>开发</b>者社区,助力<b class='flag-5'>RISC-V</b>生态建设

    DA14594 BLE Pro开发套件 开源 (原理图+BOM+PCB)

    ) PCBA-源 (Zip).zip Renesas DA14594-006FDEVKT-P BLUETOOTH^®^ 低功耗Pro开发套件(用于DA14594 SmartBond™ SoC)包括主板、子板和电缆
    的头像 发表于 05-22 10:47 1717次阅读
    DA14594 BLE Pro<b class='flag-5'>开发套件</b> <b class='flag-5'>开源</b> (原理图+BOM+PCB)