0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

具有FIFO(先进先出)设置的UARTJ串行接口控制

电子设计 来源:瑞萨电子 作者:瑞萨电子 2021-04-22 14:51 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

本应用笔记介绍了具有FIFO(先进先出)设置说明的UARTJ串行接口控制,以及使用示例的概述。该文档还描述了使用环境,例如电路图,开发环境,所使用的软件以及带有流程图,主要处理,接收/发送中断处理和寄存器设置的示例应用程序。

概述

本应用笔记举例说明了UARTJ的用法示例。

该示例程序对V850E2 / MN4微控制器进行了基本的初始设置,例如时钟频率的选择和端口I / O的设置。初始化结束后的主要处理将执行UARTJ1和UART3之间的串行通信。UARTJ1发送数据,而UARTJ3接收数据。

该软件的要点如下所示。

o4YBAGCBHKmAfWczAAGQQwSu8Ps698.png

UARTJ软件处理

主循环处理

主循环处理主要分为两个。它反复控制发送/接收,并等待发送/接收结束。如果在设置了UARTJ的操作之后将发送数据写入URTJnFTX寄存器,则将数据写入发送FIFO。存储在发送FIFO中的数据被传送到发送移位寄存器,然后通过TXDnF引脚开始串行发送。

在此示例程序中,发送UARTJ1发送16字节数据,接收UARTJ3从UARJ1接收16字节数据。内部RAM具有16字节(一个字节(一个块数据)¬16)的用户发送阵列来存储发送数据,而16字节的用户接收阵列来存储接收数据。

当在主循环处理期间发生发送/接收中断或状态中断时,将执行相应的中断处理。在此示例程序中,中断在以下列出的时间发生。

发送中断:当发送FIFO为空时

接收中断:当接收FIFO满时

状态中断:在接收或发送过程中发生错误时

发展

必须安装下面列出的通行费才能运行示例程序。

CubeSuite +
瑞萨电子的集成开发环境CubeSuite +提供了用户开发应用程序所需的各种软件开发工具。用户可以在各种开发阶段无缝,轻松地使用这些工具,包括编码,汇编,编译,使用仿真器模拟器进行调试以及Flash编程

MINICUBE
MINICUBE是瑞萨电子的通用在线仿真器,它采用JTAG接口系统。它允许用户调试板载真实处理器,并提供高度透明和稳定的仿真功能。需要适配器才能将TB板连接到MINICUBE。

状态中断处理

在发送/接收过程中发生错误时,会发生状态中断请求。

数据一致性错误

超时错误

取景错误

奇偶校验错误

溢出错误

溢出错误

pIYBAGCBHLaAF-F7AACf8tgyLLE340.png

状态中断处理

当在发送/接收期间检测到错误时,URTJnSTR1和URTJnFSTR1寄存器中的相应错误标志将设置为1。然后,UARTJ状态中断处理将清除发送/接收FIFO。通过等待相当于传输16字节数据所需的时间来清除发送FIFO。通过从中读取所有接收到的数据来清除接收FIFO。内部RAM中的发送标志和接收标志设置为1。通过URTJnSTC和URTJnFSTC寄存器清除SFR错误标志,并清除发送/接收中断请求或状态中断请求。UARTJ1和UARTJ3暂时停止并返回主循环(在主循环处理中恢复发送/接收)。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 微控制器
    +关注

    关注

    48

    文章

    8250

    浏览量

    162404
  • 寄存器
    +关注

    关注

    31

    文章

    5589

    浏览量

    129067
  • 串行通信
    +关注

    关注

    4

    文章

    602

    浏览量

    36985
  • 接口控制
    +关注

    关注

    0

    文章

    12

    浏览量

    8885
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    DAC3174 产品核心信息总结

    灵活地提供来自不同数据的数据 每个通道中的来源。 输入先进先出模块 (FIFO) 允许独立的数据和采样时钟。先进先出 输入和输出指针可以在多个设备之间同步,以获得精确的信号 同步。
    的头像 发表于 11-14 14:46 463次阅读
    DAC3174 产品核心信息总结

    AFE4410 带 FIFO 的低功耗集成 AFE技术手册

    ,并使用模数转换器(ADC)进行数字化处理。ADC代码存储在具有可编程深度的128个样本先进先出模块(FIFO)中。FIFO可以使用任一 I 读出^2^C
    的头像 发表于 11-07 14:13 519次阅读
    AFE4410 带 <b class='flag-5'>FIFO</b> 的低功耗集成 AFE技术手册

    AFE44S30 超低功耗集成模拟前端 (AFE)技术手册

    128个样本的先进先出FIFO)模块中。可以使用 SPI 接口读出 FIFO。AFE 还具有具有
    的头像 发表于 11-04 10:09 361次阅读
    AFE44S30 超低功耗集成模拟前端 (AFE)技术手册

    AFE44I30 超低功耗集成模拟前端 (AFE)技术手册

    先进先出FIFO)模块中。FIFO 可以使用 I 读出^2^C 接口。AFE 还具有具有 8
    的头像 发表于 11-03 15:11 351次阅读
    AFE44I30 超低功耗集成模拟前端 (AFE)技术手册

    UART接口数据线接收和发送数据

    FIFOFIFO会按照先入先出的顺序将数据依次弹出,每弹出一个表项的字节数据,则将此字节数据依照UART协议格式串行发送出去。 2.2通过UART_RXDATA寄存器接收数据 UA
    发表于 10-29 07:37

    MAX9268多媒体串行链路解串器,具有LVDS系统接口技术手册

    MAX9268解串器采用Maxim吉比特多媒体串行链路(GMSL)技术,具有LVDS系统接口,可有效减少引脚数、缩小封装面积,器件可以与任意一款GMSL串行器配合使用,构成完整的数字
    的头像 发表于 05-28 16:38 821次阅读
    MAX9268多媒体<b class='flag-5'>串行</b>链路解串器,<b class='flag-5'>具有</b>LVDS系统<b class='flag-5'>接口</b>技术手册

    MAX3107SPI/I²C UART,具有128字FIFO技术手册

    MAX3107是一款高级通用异步收发器(UART),接收、发送通道具有128字长的先入/先出(FIFO)数据缓冲器,可通过I²C或高速SPI™接口
    的头像 发表于 05-22 11:24 789次阅读
    MAX3107SPI/I²C UART,<b class='flag-5'>具有</b>128字<b class='flag-5'>FIFO</b>技术手册

    MAX14830四通道串行UART,具有128字FIFO技术手册

    MAX14830是一款先进的四通道通用异步收发器(UART),每路UART带有128字先入/先出(FIFO)接收和发送缓存器,以及高速串行外设接口
    的头像 发表于 05-22 10:14 803次阅读
    MAX14830四通道<b class='flag-5'>串行</b>UART,<b class='flag-5'>具有</b>128字<b class='flag-5'>FIFO</b>技术手册

    MAX3108 SPI/I²C UART,具有128字FIFO,WLP封装技术手册

    MAX3108为小尺寸通用异步收发器(UART),每路接收和发送FIFO具有128个字,通过串行I²C或SPI控制接口
    的头像 发表于 05-22 10:00 668次阅读
    MAX3108 SPI/I²C UART,<b class='flag-5'>具有</b>128字<b class='flag-5'>FIFO</b>,WLP封装技术手册

    MAX3109双通道串行UART,带有128字FIFO技术手册

    MAX3109先进的双通道通用异步收发器(UART)具有128字收发先进/先出(FIFO)堆栈和高速SPI™或I²C
    的头像 发表于 05-22 09:26 595次阅读
    MAX3109双通道<b class='flag-5'>串行</b>UART,带有128字<b class='flag-5'>FIFO</b>技术手册

    基于FPGA的FIFO实现

    FIFO(First in First out)为先进先出队列,具有存储功能,可用于不同时钟域间传输数据以及不同的数据宽度进行数据匹配。如其名称,数据传输为单向,从一侧进入,再从另一侧出来,出来的顺序和进入的顺序相同。
    的头像 发表于 04-09 09:55 1171次阅读
    基于FPGA的<b class='flag-5'>FIFO</b>实现

    【瑞萨RA2L1入门学习】+Uasrt输出

    发生器的脉冲同步之下,经过移位寄存器移位变换为并行数据保存到接收缓冲器中。发送器/接收器可采用先进先出FIFO)模式或普通模式。 2.与PC通信 当MCU与PC端进行通信时,需要使用TTL-USB模块
    发表于 03-31 13:47

    AXI接口FIFO简介

    AXI接口FIFO是从Native接口FIFO派生而来的。AXI内存映射接口提供了三种样式:AXI4、AXI3和AXI4-Lite。除了Na
    的头像 发表于 03-17 10:31 1777次阅读
    AXI<b class='flag-5'>接口</b><b class='flag-5'>FIFO</b>简介

    SDRAM控制器的设计——Sdram_Control.v代码解析(异步FIFO读写模块、读写SDRAM过程)

    前言 SDRAM控制器里面包含5个主要的模块,分别是PLL模块,异步FIFO 写模块,异步FIFO读模块,SDRAM接口控制模块,SDRAM
    的头像 发表于 03-04 10:49 2184次阅读
    SDRAM<b class='flag-5'>控制</b>器的设计——Sdram_Control.v代码解析(异步<b class='flag-5'>FIFO</b>读写模块、读写SDRAM过程)

    串行接口的工作方式有几种,串行接口的RXD1和TXD1是什么端口

    在数字通信领域,串行接口作为一种高效的数据传输方式,广泛应用于各种电子设备之间的数据交换。串行接口不仅具有结构简单、传输距离远、抗干扰能力强
    的头像 发表于 01-29 16:51 2086次阅读