TSMC在2nm半导体制造节点的研发方面取得了重要突破

台湾半导体制造公司（TSMC）在2nm半导体制造节点的研发方面取得了重要突破。这一突破性的报告已经浮出水面台湾媒体，并已拿起由东方媒体。负责为全球各种大小公司提供处理器和其他芯片的台积电也有望在2023年中期进入该工艺的试生产阶段，并于一年后开始批量生产。

台积电的2nm节点将标志着当前芯片制造技术的重大跨越

目前，台积电的最新制造节点是其第一代5纳米工艺，该工艺将用于为2020年苹果旗舰智能手机构建处理器。通俗地讲，“节点”指的是晶体管“鳍”的尺寸测量。当今的处理器由数十亿个这样的鳍组成，这些鳍使计算能够达到无与伦比的复杂性，降低成本和性能。

与“ FinFET”（鳍式场效应晶体管）相反，该术语用来描述由台积电和韩国Chaebol三星电子的三星代工部门制造的产品上的晶体管设计，而台积电的2nm工艺将采用差分晶体管设计。该设计被称为多桥沟道场效应（MBCFET）晶体管，它是对先前FinFET设计的补充。

FinFET设计涉及三个基本要素。它们是源极，栅极和漏极，电子从源极流向晶粒，而栅极则调节着这种流动。FinFET之前的设计涉及仅在水平轴上制造源极和漏极，即它们与所讨论的芯片一起平放。

FinFET的创新方法将源极和漏极都提高了三维尺寸（即垂直），因此，它允许更多的电子通过栅极，从而减少了泄漏并降低了工作电压。

台积电决定将MBCFET设计用于其晶体管并不是晶圆代工厂第一次作出这一决定。三星于去年4月宣布了其3nm制造工艺的设计，该公司的MBCFET设计是对2017年与IBM共同开发和推出的GAAFET晶体管的改进。三星的MBCFET与GAAFET相比，使用了纳米片源极和漏极（通道），前者使用纳米线。这增加了可用于传导的表面积，更重要的是，它允许设计人员在不增加横向表面积的情况下向晶体管添加更多的栅极。

媒体上还散布着无来源的声明，这也暗示着台积电预计其20纳米工艺节点的良率在2023年将达到惊人的90%。如果发生这种情况，那么该晶圆厂将很好地完善其制造工艺，并轻松地转向到2024年将实现量产和批量生产。三星在发布MBCFET时表示，预计3nm晶体管的功耗将分别比7nm设计降低30%和45%，并将性能提高30%。

台积电的2nm工艺是否也将提供类似的改进尚不确定，但一旦确定了该工艺的设计参数，我们就应该发现更多信息。IBM和三星的5nm GAAFET设计能够在50mm²的表面积中挤压出惊人的300亿个晶体管，基于此，天空似乎确实是台积电的极限。

责任编辑：lq