Xilinx Vitis能创建的模板软件工程
Xilinx的28nm、16nm SoC在业界应用非常广泛。最近也发布了7nm的SoC器件Versal VC1902和对应的开发板VCK190。Versal是新一代的异构计算平台，包含A72、R5、及内部管理用的CPU。Versal的软件开发工具是Vitis。
下面是在Vitis里创建软件工程时可以看到的CPU清单。
每个CPU可以创建不同的软件工程。对于A72的Standalone(Baremetal)工程，可选的模板如下：
对于PMC(Platform Management Controller)，可以创建PLM(Platform Loader and Manager)工程。
对于PSM(Processing System Manager)，可以创建Firmware工程。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
Xilinx
+关注
关注
73文章
2209浏览量
132179 -
Versal
+关注
关注
1文章
177浏览量
8559
发布评论请先 登录
相关推荐
热点推荐
如何使用AMD Vitis硬件在环功能运行Vitis子系统设计
到目前为止，本文关于 AMD Versal AIE 验证和 AMD Vitis 新的验证功能的研究，所有内容都基于仿真完成。
软通动力ASDM平台三大核心能力实现软件工程效能提升
在 AI 大模型与 Agent 技术快速发展的当下，企业软件开发团队的需求早已从单一的 AI Coding 工具，转向软件工程全流程的场景化 AI 赋能。软通动力推出的 ASDM 平台
软通动力ASDM AI优先软件研发流水线助力软件工程发展
在 AI 深度融入软件工程的当下，软通动力 ASDM（AI 优先的系统化研发方法和平台）打造的AI 优先的软件研发流水线，成为企业研发效能跃升的核心落地载体，彻底打破传统 “人主导、AI 辅助
全新AMD Vitis统一软件平台2025.2版本发布
AMD Vitis统一软件平台 2025.2 版现已推出，此版本为使用 AMD Versal AI Engine 的高性能 DSP 应用提供了更出色的设计环境，还增强了仿真功能以加快复杂设计。
开源鸿蒙技术大会2025丨AI软件工程分论坛：智能创新，赋能开源鸿蒙软件工程
师生深度参与技术交流联动。论坛由华为终端软件工程与IT装备部孙为国与开源鸿蒙AI软件工程SIG副组长王意明联合出品。此次论坛的成功举办标志着开源鸿蒙AI软件工程从技术探索步入规模落地阶段，预计2025年底将赋
工程师变身AI“指挥者”，吉利与阿里云的软件开发变革实验
1975年，IBM工程师Fred Brooks在《人月神话》中提出软件工程的核心难题：随着系统规模和团队规模增长，复杂度会呈指数级上升。他的结论是， 软件工程“没有银弹”，没有单一技术能带来数量级
AMD Vitis AI 5.1测试版发布
AMD Vitis AI 5.1全新发布——新增了对 AMD Versal AI Edge 系列神经网络处理单元 (NPU) 的支持。Vitis AI 包含优化的 NPU IP、模型编译工具和部署 API，可在嵌入式平台上实现可扩展的高性能推理。
使用NucleiStudio 2022.1创建工程时没有开发板可选择
遇到的坑
第一次使用NucleiStudio 2022.1，想创建一个hbirdv2的工程，结果发现模板选择界面是空的。
后来看了NucleiStudio 2022.1的使用手册才明白，现在
发表于 10-27 06:27
rtthread studio 创建不了工程怎么解决？
安装最新studio，路径默认或自选，重新安装都会创建工程不成功，报错如图
实际上首次安装rtt studio ，且电脑上并未有相关rttsudio创建的相关工程
所有安装路径、创建工程
发表于 09-29 06:49
RT-Thread Studio 基于芯片创建的工程能直接输出keil 工程吗？
您好！RT-Thread Studio 基于芯片创建的工程能直接输出keil 工程吗？
基于BSP创建的
发表于 09-12 07:06
如何在Unified IDE中创建视觉库HLS组件
组件开始，该组件可以导出为 XO 文件用于 Vitis 系统工程；这与“自上而下的流程”相反，后者从 Vitis 工程开始，然后将 HLS 组件导入该
全新AMD Vitis统一软件平台2025.1版本发布
全新 AMD Vitis 统一软件平台 2025.1 版正式上线！此最新版本为使用 AMD Versal AI 引擎的高性能 DSP 应用提供了改进后的设计环境。
使用AMD Vitis Unified IDE创建HLS组件
这篇文章在开发者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 传统 IDE） 的基础上撰写，但使用的是 AMD Vitis Unified IDE，而不是之前传统版本的
如何使用AMD Vitis HLS创建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 来创建一个 HLS IP，通过 AXI4 接口从存储器读取数据、执行简单的数学运算，然后将数据写回存储器。接着会在 AMD Vivado Design Suite 设计中使用此 HLS IP，并使用嵌入式
评论