9月25日消息 据wccftech报道,台湾半导体制造公司(TSMC)在2nm半导体制造节点的研发方面取得了重要突破:台积电有望在2023年中期进入2nm工艺的试生产阶段,并于一年后开始批量生产。
目前,台积电的最新制造工艺是其第一代5纳米工艺,该工艺将用于为iPhone 12等设备构建处理器。
台积电的2nm工艺将采用差分晶体管设计。该设计被称为多桥沟道场效应(MBCFET)晶体管,它是对先前FinFET设计的补充。
台积电第一次作出将 MBCFET 设计用于其晶体管而不是交由晶圆代工厂的决定。三星于去年 4 月宣布了其 3nm 制造工艺的设计,该公司的 MBCFET 设计是对 2017 年与 IBM 共同开发和推出的 GAAFET 晶体管的改进。三星的 MBCFET 与 GAAFET 相比,前者使用纳米线。这增加了可用于传导的表面积,更重要的是,它允许设计人员在不增加横向表面积的情况下向晶体管添加更多的栅极。
IT之家了解到,台积电预计其 2 纳米工艺芯片的良率在 2023 年将达到惊人的 90%。若事实如此,那么该晶圆厂将能够很好地完善其制造工艺,并轻松地于 2024 年实现量产。三星在发布 MBCFET 时表示,预计 3nm 晶体管的功耗将分别比 7nm 设计降低 30% 和 45% 并将性能提高 30%。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
相关推荐
如今,一颗芯片可以集成数十亿个晶体管,晶体管排列越紧密,所需的工艺节点就越小,某些制造工艺已经达到 5 纳米甚至更小的节点。
发表于 04-11 15:02
•127次阅读
本帖最后由 jf_50240986 于 2024-3-8 22:51 编辑
串接NPN型晶体管的情况。晶体管基极要求注入电流,产生电流的电压必须高于(Vo+Vbe),约为(Vo+1)。若基极
发表于 03-06 20:49
是,最大输出电流时产生0.2 V压降。功率场效应管可以无需任何外接元件而直接并联,因为其漏极电流具有负温度系数。
1、晶体管的Vbe扩散现象是什么原理,在此基础上为什么要加电阻?
2、场效应管
发表于 01-26 23:07
SF3工艺的独特之处在于其实现了在同一单元内调整不同环栅(GAA)晶体管纳米片沟道宽度。
发表于 01-24 15:21
•426次阅读
管子多用于集成放大电路中的电流源电路。
请问对于这种多发射极或多集电极的晶体管时候该如何分析?按照我的理解,在含有多发射极或多集电极的晶体管电路时,如果多发射极或多集电极的每一极分别接到独立的电源回路中
发表于 01-21 13:47
常用的半导体元件还有利用一个PN结构成的具有负阻特性的器件一单结晶体管,请问这个单结晶体管是什么?能够实现负阻特性?
发表于 01-21 13:25
晶体管也就是俗称三极管,其本质是一个电流放大器,通过基射极电流控制集射极电流。
1、当基射极电流很小可以忽略不计时,此时晶体管基本没有对基射极电流的放大作用,此时可以认为晶体管处在关断
发表于 01-18 16:34
IBM 的概念纳米片晶体管在氮沸点下表现出近乎两倍的性能提升。这一成就预计将带来多项技术进步,并可能为纳米片晶体管取代 FinFET 铺平道路。更令人兴奋的是,它可能会导致更强大的芯片
发表于 12-26 10:12
•245次阅读
来至网友的提问:如何选择分立晶体管?
发表于 11-24 08:16
台积电计划2024年在日本熊本建设第二厂量产6纳米芯片 台积电计划在2024年动工建设日本熊本第二厂,熊本第二厂总投资额约为2万亿日元,台积电的日本熊本的第二工厂主要面向
发表于 10-16 16:20
•831次阅读
专业图书47-《新概念模拟电路》t-I晶体管
发表于 09-28 08:04
2N2369 样品中,82% 能够使用 90V 电源生成上升时间为 350 ps 或更短的雪崩击穿脉冲。
扩散晶体管
扩散晶体管是通过将掺杂剂扩散到半导体衬底中而形成的双极结型晶体管
发表于 08-02 12:26
该2通道混音器电路基于2n3904晶体管,该晶体管形成2个前置放大器。2通道混音器电路的第一
发表于 08-01 17:19
晶体管
也许吧
发布于 :2023年05月18日 09:30:18
需求变化,台积电28nm设备订单全部取消!
对于这一消息,台积电方面表示,相关制程技术与时间表依
发表于 05-10 10:54
评论