0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

XPM技术使用标准逻辑CMOS 90纳米硅工艺 现在可用于ASIC和SoC

电子设计 来源:陈青青 2019-10-06 14:38 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Kilopass Technology,Inc。宣布其XPM技术现在可用于ASIC和SoC,使用标准逻辑CMOS 90纳米硅工艺,以及目前使用0.18,0.15和0.13微米工艺的产品。

XPM,a独特的嵌入式一次性可编程(OTP)NVM技术,提供可扩展性与先进硅工艺的组合,例如90纳米,低标准逻辑CMOS制造成本,从几位到多兆位的存储密度以及高度安全的存储。凭借其完整的位尺寸范围和广泛的应用,XPM几乎可以增强任何芯片设计。

博士。 Kilopass Technology首席执行官Jack Peng指出,“我们已经将我们的专利XPM技术发送给了十几个客户,我们非常高兴地宣布,我们已经测试并验证了90纳米的硅,1000小时的老化,我们的客户希望在未来几个月内从硅原型转向大批量生产。“

作为外部存储芯片的替代品,XPM技术可用于高密度嵌入式存储器应用,用于发布游戏,电影和其他多媒体内容,以及嵌入式MCU和基于DSP的系统中的安全固件存储。 XPM还可用于智能卡的安全ID和数据存储,嵌入式ID和参数存储,存储加密密钥,模拟微调和校准参数存储,存储唯一配置代码和嵌入式存储器修复。

有关XPM技术的更多信息

XPM专利的熔丝可编程技术每个存储器单元使用1.5个晶体管,可通过外部或内部电压源以低编程电流进行编程,并提供快速读取访问时间40nsec - 70nsec(1Mbit,0.18微米工艺)。需要多次编程的应用可以使用多扇区方法,最小的芯片面积损失。例如,从1K位基于XPM的存储器到8K位的大小调整提供了8个扇区,用于有限时间的可重新编程,并且它增加了可忽略不计的裸片面积。

XPM内存技术可靠性&安全性

XPM技术非常安全。数据在大多数系统(超过20年)的使用寿命期间永久保留,并且不受逆向工程的影响,因为无法通过显微镜或电压对比测试来检测存储的数据。

可用性

现在可以获得XPM内存技术的许可证,包括GDSII布局以及模拟和时序模型。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • CMOS
    +关注

    关注

    58

    文章

    6186

    浏览量

    241582
  • asic
    +关注

    关注

    34

    文章

    1269

    浏览量

    124057
  • XPM
    XPM
    +关注

    关注

    0

    文章

    12

    浏览量

    8889
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    单片机TTL和CMOS电平知识

    不一定是TTL电平,因为现在大部分数字逻辑都是CMOS工艺做的,只是沿用了TTL的说法。我们进行串口通信的时候 从单片机直接出来的基本是都是 TTL 、
    发表于 12-03 08:10

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话

    网络。 晶背供电网络不仅缓解了逻辑芯片正面在后端工艺所面临的瓶颈,也能通过设计工艺协同优化,在标准单元实现更有效率的连线设计,进而协助缩小逻辑
    发表于 09-06 10:37

    CMOS逻辑门如何应用在电路中

    低电平时,PMOS导通实现电流上拉;输入高电平时,NMOS导通完成信号下拉。两种晶体管交替工作,构成无直流通路的完美配合。合科泰采用的沟槽屏蔽栅工艺优化了晶体管性能,让CMOS互补管在开关切换的电路降低,满足现代互联网和人工智能的能耗要求。
    的头像 发表于 06-19 16:07 1362次阅读
    <b class='flag-5'>CMOS</b>的<b class='flag-5'>逻辑</b>门如何应用在电路中

    实用电子电路设计(全6本)——数字逻辑电路的ASIC设计

    由于资料内存过大,分开上传,有需要的朋友可以去主页搜索下载哦~ 本文以实现高速高可靠性的数字系统设计为目标,以完全同步式电路为基础,从技术实现的角度介绍ASIC逻辑电路设计技术
    发表于 05-15 15:22

    半导体选择性外延生长技术的发展历史

    选择性外延生长(SEG)是当今关键的前端工艺(FEOL)技术之一,已在CMOS器件制造中使用了20年。英特尔在2003年的90纳米节点平面
    的头像 发表于 05-03 12:51 3446次阅读
    半导体选择性外延生长<b class='flag-5'>技术</b>的发展历史

    使用BCU和标准逻辑分析仪Saleae进行功率测量时不匹配怎么解决?

    我正在尝试使用基于主机的 BCU 实用程序在 iMX93EVK 板上执行功率测量。 我正在尝试验证”SOC 功率“通过比较”组 SOC 电源“,并将其与从标准逻辑分析仪收集的数据(”萨
    发表于 04-04 08:07

    CMOS,Bipolar,FET这三种工艺的优缺点是什么?

    在我用photodiode工具选型I/V放大电路的时候,系统给我推荐了AD8655用于I/V,此芯片为CMOS工艺 但是查阅资料很多都是用FET工艺的芯片,所以请教下
    发表于 03-25 06:23

    Bi-CMOS工艺解析

    Bi-CMOS工艺将双极型器件(Bipolar)与CMOS工艺结合,旨在融合两者的优势。CMOS具有低功耗、高噪声容限、高集成度的优势,而双
    的头像 发表于 03-21 14:21 2297次阅读
    Bi-<b class='flag-5'>CMOS</b><b class='flag-5'>工艺</b>解析

    IEDM 2024先进工艺探讨(三):2D材料技术的进展及所遇挑战

    晶体管技术、先进存储、显示、传感、MEMS、新型量子和纳米级器件、光电子、能量采集器件、高速器件以及工艺技术和设备建模和仿真等领域。 2024 IEDM会议的焦点主要有三个:逻辑器件的
    的头像 发表于 02-14 09:18 1904次阅读
    IEDM 2024先进<b class='flag-5'>工艺</b>探讨(三):2D材料<b class='flag-5'>技术</b>的进展及所遇挑战

    CPLD 与 ASIC 的比较

    在数字电子领域,CPLD和ASIC是两种广泛使用的集成电路技术。它们各自有着独特的优势和局限性,适用于不同的应用场景。 1. 定义与基本原理 1.1 CPLD(复杂可编程逻辑器件) C
    的头像 发表于 01-23 10:04 1188次阅读

    米尔国产FPGA SoC芯选择,安路飞龙DR1M90核心板重磅发布

    工业级FPGA FPSoC——发布MYC-YM90X SOM模组及评估套件。该产品采用安路飞龙DR1M90,95K LEs 可编程逻辑,片上集成 64位2*Cortex-A35 @1GHz处理器,适用于
    发表于 01-10 14:32

    OptiFDTD应用:用于光纤入波导耦合的纳米锥仿真

    转换器。[2] 锥形耦合器可以是线性[1]或抛物线性[2]过渡。 选择Silicon-on-insulator(SOI)技术作为纳米锥和波导的平台,因为它提供高折射率比,包括二氧化硅层作为光学缓冲器
    发表于 01-08 08:51

    7纳米工艺面临的各种挑战与解决方案

    本文介绍了7纳米工艺面临的各种挑战与解决方案。 一、什么是7纳米工艺? 在谈论7纳米工艺之前,我
    的头像 发表于 12-17 11:32 2383次阅读

    Verilog 与 ASIC 设计的关系 Verilog 代码优化技巧

    ,Verilog在ASIC设计中的作用主要体现在以下几个方面: 逻辑设计 :使用Verilog可以描述数字电路的行为和逻辑结构,包括输入输出端口
    的头像 发表于 12-17 09:52 1438次阅读

    OptiFDTD应用:用于光纤入波导耦合的纳米锥仿真

    转换器。[2] 锥形耦合器可以是线性[1]或抛物线性[2]过渡。 选择Silicon-on-insulator(SOI)技术作为纳米锥和波导的平台,因为它提供高折射率比,包括二氧化硅层作为光学缓冲器
    发表于 12-11 11:27