FPGA封装不良会导致PCB什么问题

上个月是关于当今FPGA封装缺点的系列专栏中的第一篇。本月，我将确定具体的包装问题。

在详细说明具体细节之前，花些时间来研究它们的来源是有用的。我们目前遇到的问题是设计不良的包装造成的。容纳FPGA器件的封装很少受到关注，并以最便宜的价格生产。

重点一直是，现在仍然是以最低的成本将最多的功能打包到单个包中。在许多情况下，软件包由第三方设计组设计，并通过第三方供应商提供。

这与我们之前看到的IC封装（例如四方扁平封装）的问题大致相同。早期的CMOS和TTL部件足够慢，封装寄生效应对性能影响不大。类似地，逻辑功能主要是真值表执行准确性的函数。

制造商不需要使用评估电路进行测试？他们只需要确保零件正确执行其逻辑功能，然后他们开始销售设计。这使得许多不熟悉逻辑电气工程方面的公司进入了设备业务。 （ECL制造商，早期高速逻辑的供应商，没有使用这种简单的模型。）

技术的进步使得设计CMOS部件变得容易，其速度与任何ECL一样快设备。不幸的是，随着器件速度的提高，器件封装引线电感产生的问题也越来越多。

具体而言，进出器件封装的电源路径中的不需要的电感会产生Vcc和接地反弹（也称为同步开关噪声，SSN）。 SSN的失败很少表现出来，因此通常很难将其原因追溯到错误的包裹。

这个问题更复杂，因为设备制造商没有提供有关封装细节的任何数据。当故障被追溯到封装时，没有任何办法可以解决问题，无论是在设备本身还是安装在其上的PCB上。

下个月：可能是什么完成系统设计以解决FPGA封装问题。

Lee Ritchey是Speeding Edge的创始人兼总裁，Speeding Edge是一家专注于高速PCB和系统设计领域的领先行业培训和咨询公司。