IC关闭的更好途径

IC设计人员非常清楚“两周到出带模式”实际上可能持续数月，导致错过里程碑和失去市场窗口。尽管使用了先进的点工具，但随着团队在出带之前解决信号完整性和时序收敛问题，布局后设计时间也在不断增加。

修复一个违规通常会导致另一个违规，从而导致看似无穷无尽的不可预测的循环。现在，新的设计规则和技术挑战在设计融合方面占据主导地位，许多设计师认为IC设计已成为一个不稳定，脆弱的领域。

单程布局布线流程的前纳米日已经过去，当设计通常只需要最终的“整形”修正来将数据库调整为特定的设计规则时。对于130nm以下的设计，规则已经改变。信号完整性问题（如串扰，噪声和IR降）阻碍了设计到达流片，导致产品交付出现危机点。

今天的典型设计包含数百万个信号，甚至其中一小部分可能导致数千次无法手动解决或以后处理修补方式解决的违规行为。即使公司使用高级点工具，许多公司也发现他们的结果错过了目标设计目标。

一些公司试图通过手动迭代增量分析和ECO修复来解决问题。不幸的是，他们发现在布局后阶段的这种迭代通常不会可预测地收敛，因为有太多不相关的违规。会带来痛苦的经历。公司不得不在设计质量和周转时间上妥协，否则就会达到低于其设计规格的性能和面积。

虽然EDA工具可用于分析设计并识别SI问题，但有没有集成，系统和自动的方法来解决分析的问题。因此，设计人员采用蛮力方法来修复这些违规行为，或者通过“自动”流程进行无休止的手动迭代。

他们按顺序执行点工具，试图在统计上最小化潜在的信号完整性和可制造性问题，但发现这个多阶段补丁过程根本不起作用。即使在流程开始时建立预防性利润，并进行后处理以试图消除剩余的违规行为，也不尽如人意。事后的IC实施对于纳米设计来说还不够，因为它留下了太多的开放违规并且太耗时。

市场对更好的解决方案的需求促使公司进行收购或尝试新的本地化发展。但是，这个问题的真正解决方案可能需要一个可以同时构建和分析设计的集成设计流程。

通过互连可以大大影响融合，从而实现了一种新的物理设计对象查看方式对于。一种实用的方法是取代简化流程？物理放置细胞，然后在固定细胞之间路由？可以修改网表，进行布局调整并同时进行详细布线。

这种方法需要在很大程度上依赖于关键设计决策的详细实施，而不是统计预路由和全局假设。它需要能够在后处理之前增强可制造性，以充分评估增强对设计行为的影响。

这种方法可以将设计从物理设计输入转变为干净的路由设计，满足所有DRC，时序，SI和DFM要求，但不需要布局后迭代。通过自动实现最终关闭，它可以证明是推进公司产品交付时间表的一个非常有吸引力的解决方案。

最终，它可以在可预测的周转时间内实现更优化的设计。通过纳米级工艺，显然迫切需要这种紧密集成的物理设计方法，以便公司坚定地关闭。

审核编辑 黄宇