0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

关于On-chip ESD 公司的成功之路分析和介绍

弘模半导体 来源:djl 2019-09-09 09:58 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

作为商业上最成功的on-chip ESD 公司,从2002成立之初到现在经历了15年,员工也从1-2个人发展到目前的17个人。回顾这家从IMEC SPIN OFF的小而美的公司,总结起来有几点是值得国内公司借鉴的。

正确的切入点:

作为半导体厂,本身也有自身的ESD部门,Sofics很好的避开了和半导体厂的冲突,寻找更有特色的ESD解决方案,比如超低功耗,高速,超高压方面的产品应用,同时也选择对ESD有特别要求的BCD工艺的设计下手,通过省MASK, 省ESD面积,提高性能和TIME TO MAREKT,YIELD让客户得益的同时,自己在这个市场也获得一席之地。经过长时间的客户积累,on-Chip ESD 解决方案覆盖了TSMC主流工艺, 也使得ESD IP转移到任何T-LIKE的FAB非常迅速,成功率非常高(>95%). 如果看不清下面的图片,请点击放大

关于On-chip ESD 公司的成功之路分析和介绍

除了以上工艺,对于SOI, 3DIC,RAD-HARD 抗辐射等,Sofics 都有完整解决方案。 Sofics 也有ESD设计的EDA工具TAKE CHARGE 和 POWER QUBICS,分别覆盖标准IO界面0-5V和5-100V的on-chip ESD 解决方案,让设计公司对ESD设计兴手拈来。 同时,对于客户的私人定制的高性能IO和特殊要求IO, Sofics也有自己的应对方案,尽量满足客户需求,总的来说,在Sofics这边,总能找到一款适合你的on-Chip ESD方案。

2. 核心技术:

俗话说,打铁还需自身硬,在这个方面,Sofics 是个典型的例子。 他们从不吝啬用每年收入的10%左右来进行技术开发,目前拥有在ESD方面的专利有75个之多,下面只是一些例子,这些专利成为了支持Sofics 快速成长的坚实基础。

关于On-chip ESD 公司的成功之路分析和介绍

3. 商业模式:

Sofics 主要采用ESD IP,EDA SOFTWARE的授权模式。合作伙伴主要是半导体厂和设计公司。回顾半导体业界的高通,很多营业收入也来自于IP的收入。这个在相当长的时间内,对公司的总体收入来说是非常健康的模式,如果单纯靠项目,或者服务,自身成本会很高,同时受外来影响比较大。而IP一但在某个半导体厂被某个客户成功应用,接下来就可以给很多客户应用,属于一段时间内一劳永逸的事情。当然,在国内商业环境下,IP公司经常碰到很多壁垒,因为行业方面不是在市场选择对的,而是更多偏向于选择内部自己圈子的资源。所以,打造健康商业环境,短期来看对国外的IP公司有利,长期来看对国内更多设计公司是件好事情,因为他们有更多收入来支持科研开发,而不是面对抄袭,盗版让公司面临迅速衰落,生存的问题。

4. 质量体系和口碑:

在半导体产业界,口碑是一个企业的生命。Sofics 的客户遍布世界各地,服务于各大半导体厂和设计公司,覆盖了模拟设计,数字设计,汽车电子设计,硅光电,高频,高压等各个方面。

我们来看看来自客户们的评价,也许这个很好解释了Sofics 取得成功的真正原因:

eSiliconSofics: “delivered it in just two weeks” Sofics' PowerQubic technology offered a great solutionPowerQubic protects a 15V interface on a 0.18um high-voltage LDMOS chip2012: Sofics PowerQubic Technology Used by eSilicon to Protect High-Voltage Solar Panel IC from Electrical Overstress

Nvidia:Interface with legacy components in smartphones and tablets, such as SIM cards and memory cards.Sofics and ICsense came up with a solution that works at high voltages and provides good ESD protection.Enables off-chip interfaces (in 40nm and 28nm) of up to 3.6 volts.2012 press release with Nvidia and ICsense

RUAGESD: doctor gives clients access to our full range of expertise in identifying, diagnosing, and solving ESD and EOS (electrical overstress) problems quickly and definitively2012: Sofics ESDdoctor Debugging Improves ESD Protection on Rad-Hard Ics

ZMDI (now IDT):PowerQubic clamps were superior in the EMC test, as well as in parameters such as meeting flexible clamping voltage specifications.We selected Sofics to provide ESD/EOS protection for a new line of 0.18um devicesmeet our specifications, at a lower cost than building the clamps from scratch 2013: ZMDI Licenses Sofics PowerQubic ESD Clamps to Meet Automotive EMC Requirements on 0.18um 24V Chips

中国半导体产业如火如荼,每年都有很多新的企业加入,也许Sofics 的成功之路能给你带来一些提示,公司不在于大,在于有自己的核心价值,在于健康的商业模式,在于合适的切入点,那么你的公司离成功不远了。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    336

    文章

    30028

    浏览量

    258652
  • 模拟设计
    +关注

    关注

    1

    文章

    57

    浏览量

    18785
  • 数字设计
    +关注

    关注

    0

    文章

    50

    浏览量

    22744
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    关于NFC镍锌铁氧体片的介绍

    关于NFC镍锌铁氧体片的介绍
    的头像 发表于 12-04 10:52 87次阅读
    <b class='flag-5'>关于</b>NFC镍锌铁氧体片的<b class='flag-5'>介绍</b>

    ESD测试的详细解释

    ESD测试,即静电放电测试(Electrostatic Discharge Testing),是一种用于评估电子设备或组件在静电放电环境下的性能稳定性和可靠性的测试方法。以下是关于ESD测试的详细
    发表于 11-26 07:37

    13保护器件ESD的VB VC IR IPP代表什么意思

    ESD
    上海雷卯电子
    发布于 :2025年10月26日 11:45:43

    ESD和EOS失效模式介绍

    ESD(Electro Static Discharge静电释放)与EOS(Electrical Over Stress 过度电性应力)都是与电压过应力有关的概念,但它们之间有明显的差异。
    的头像 发表于 10-23 14:13 826次阅读
    <b class='flag-5'>ESD</b>和EOS失效模式<b class='flag-5'>介绍</b>

    【EMC标准分析】消费电子与汽车电子ESD测试标准差异对比

    【EMC标准分析】消费电子与汽车电子ESD测试标准差异对比
    的头像 发表于 09-09 17:32 822次阅读
    【EMC标准<b class='flag-5'>分析</b>】消费电子与汽车电子<b class='flag-5'>ESD</b>测试标准差异对比

    传感器走向“AI on-chip”与低功耗集成化

    、应用落地、行业挑战及未来趋势四方面综合分析: 一、AI on-chip的技术驱动与创新 存算一体架构突破瓶颈 冯·诺伊曼瓶颈的解决 :传统架构中数据在处理器与存储器间频繁搬运导致高功耗和延迟。存内计算(In-Memory Computing)通过直接在存储器中嵌入计算单
    的头像 发表于 07-16 20:41 2328次阅读

    Abrupt Junction Varactor Diode Chip skyworksinc

    电子发烧友网为你提供()Abrupt Junction Varactor Diode Chip相关产品参数、数据手册,更有Abrupt Junction Varactor Diode Chip的引脚
    发表于 07-09 18:34
    Abrupt Junction Varactor Diode <b class='flag-5'>Chip</b> skyworksinc

    ESD技术文档:芯片级ESD与系统级ESD测试标准介绍和差异分析

    ESD技术文档:芯片级ESD与系统级ESD测试标准介绍和差异分析
    的头像 发表于 05-15 14:25 4055次阅读
    <b class='flag-5'>ESD</b>技术文档:芯片级<b class='flag-5'>ESD</b>与系统级<b class='flag-5'>ESD</b>测试标准<b class='flag-5'>介绍</b>和差异<b class='flag-5'>分析</b>

    概伦电子芯片级HBM静电防护分析平台ESDi介绍

    ESDi平台是一款先进的芯片级ESD(静电防护)验证平台,为设计流程的各个阶段提供定制化解决方案。该平台包括原理图级HBM(人体模型)检查工具ESDi-SC,芯片级HBM检查工具ESD
    的头像 发表于 04-22 10:25 925次阅读
    概伦电子芯片级HBM静电防护<b class='flag-5'>分析</b>平台<b class='flag-5'>ESD</b>i<b class='flag-5'>介绍</b>

    Diodes公司PCIe 6.0时钟缓冲器介绍

    PI6CB3320xxA 系列为 PCIe 6.0 时钟缓冲器,具有 20、16、13、12、8 和 4 通道低功耗 HCSL 输出,具有 85Ω或 100Ω输出阻抗的片上终端 (On-Chip Termination)。
    的头像 发表于 04-10 15:49 904次阅读
    Diodes<b class='flag-5'>公司</b>PCIe 6.0时钟缓冲器<b class='flag-5'>介绍</b>

    燕麦科技成功收购AxisTec公司67%股权

    近日,燕麦科技宣布成功完成对Axis-Tec PTE. LTD.(以下简称“AxisTec公司”)67%股权的收购。此次收购是通过其全资子公司YANMADE ELECTRONIC PTE. LTD.以自有资金进行的。
    的头像 发表于 02-08 16:42 974次阅读

    ESD二极管不导电原因分析及解决方案

    释放至地线。但在一些应用场合中,ESD二极管可能会出现“不导电”的现象,导致保护失效。本文将分析ESD二极管不导电的原因,并提出解决方案。1.反向击穿电压过高ESD
    的头像 发表于 02-06 11:58 1167次阅读
    <b class='flag-5'>ESD</b>二极管不导电原因<b class='flag-5'>分析</b>及解决方案

    ESD对于电子器件的破坏机理分析

    详细分析ESD对电子器件的破坏机理及其后果。1.ESD破坏的基本机理ESD破坏通常是由瞬态高压和大电流引发,主要通过以下几种方式对电子器件造成影响:1.1热破坏ES
    的头像 发表于 01-14 10:24 2579次阅读
    <b class='flag-5'>ESD</b>对于电子器件的破坏机理<b class='flag-5'>分析</b>

    集成电路电磁兼容性及应对措施相关分析(三)集成电路ESD 测试与分析

    测量对于确定IC的EMC特性是必要的。只有准确了解IC的EMC特性,才能在生产前采取有效的预防措施,提高产品的抗ESD能力和EMC性能,避免后期因ESD干扰导致的产品故障和成本增加等问题集成电路ESD测试与
    的头像 发表于 12-23 09:53 1369次阅读
    集成电路电磁兼容性及应对措施相关<b class='flag-5'>分析</b>(三)集成电路<b class='flag-5'>ESD</b> 测试与<b class='flag-5'>分析</b>