0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

关于硅谷数模的IP核的介绍和应用

4CSw_硅谷数 来源:djl 2019-10-18 11:28 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

DisplayPort是一种高清数字显示接口标准。2016年,VESA(视频电子标准协会)公布了全新的1.4版本。该版本较以前的相比,功能上进行了一个较大的提升。增强了利用USB Type-C连接的视频传输压缩的使用能力,既支持高清视频,又支持超高速USB。同时支持高动态范围(HDR)和跨越DisplayPort或USB-C连接器的8K视频。新标准亦提高了例如:显示分辨率包括8Kp60HzHDR和 4Kp120HzHDR的色深。

硅谷数模在快速、高清、低功耗的显示技术一直处于业界领军地位。目前,我们可供许可的IP核主要包括:

显示端口接收器和发射器

完全兼容DisplayPort1.4a版本,最大带宽32.4Gbps。在模式上支持SST/MST两种且支持图像、音频SDP等传送。在协议上,支持HDCP/DSC协议。在低功耗应用上,我们支持用于低功耗控制的ALPM等。在应用角度上,我们可以定制化地提供支持DisplayPort标准、eDP以及客户定制的其他DisplayPort相关IP。

双模显示端口发射机

完全兼容DisplayPort1.4a标准和HDMI 1.4b标准,且具有DSC和HDCP内容保护,这个双模式发送器的IP核将高性能模拟电路(平衡器、PLL、DLL、CDR等)与复杂的逻辑电路(HDCP工具、TMDS译码器、视频与音频数据处理器)结合起来。它支持的色深高达36bpp,有着更真实的图像渲染。其视频接口包括26/30/36/48 bpp四种模式,EIA/CEA-861D视频时序和BIST。它的S/PDIF和I2S音频输入支持PCM,杜比立体环绕声和DTS立体声。

HDMI 1.4b发射器

数字+硅谷数模PHY包含一个高级音频接口和一个灵活的视频接口,是DVD、蓝光光盘播放器,机顶盒、音频/视频接收器的理想选择。它的色深功能提供的像素颜色位数高达36位,以及BIST和完整的HDCP加密。它通过灵活的S/PDIF、I2S和一位音频接口支持压缩和无损音频的所有相关格式,包括PCM,杜比数字,DTS数字音频等多达八个渠道的压缩和无损音频。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接收器
    +关注

    关注

    15

    文章

    2637

    浏览量

    76319
  • 连接器
    +关注

    关注

    102

    文章

    15920

    浏览量

    145407
  • 发射器
    +关注

    关注

    7

    文章

    916

    浏览量

    55134
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    基于AXI DMA IP的DDR数据存储与PS端读取

    添加Zynq Processing System IP,配置DDR控制器和时钟。7000系列的Zynq可以参考正点原子DMA回环测试设置。
    的头像 发表于 11-24 09:25 2636次阅读
    基于AXI DMA <b class='flag-5'>IP</b><b class='flag-5'>核</b>的DDR数据存储与PS端读取

    使用AXI4接口IP进行DDR读写测试

    本章的实验任务是在 PL 端自定义一个 AXI4 接口的 IP ,通过 AXI_HP 接口对 PS 端 DDR3 进行读写测试,读写的内存大小是 4K 字节。
    的头像 发表于 11-24 09:19 2773次阅读
    使用AXI4接口<b class='flag-5'>IP</b><b class='flag-5'>核</b>进行DDR读写测试

    VDMA IP简介

    VDMA端口信号 S_AXI_LITE:PS端可以通过AXI_LITE协议对IP进行控制; S_AXIS_S2MM:视频流(AXI STREAM)输入到IP的FIFO中
    发表于 10-28 06:14

    蜂鸟E203移植到FPGA开发板前的IP例化工作

    蜂鸟E203软工作的主频为16MHz高频时钟和3.2768KHz低频时钟,并且不同开发板提供的晶振频率不同,因此需要例化mmcm IP和reset IP
    发表于 10-27 07:35

    Vivado浮点数IP的握手信号

    Vivado浮点数IP的握手信号 我们的设计方案中,FPU计算单元将收到的三条数据和使能信号同步发给20多个模块,同时只有一个模块被时钟使能,进行计算,但结果都会保留,发给数选。计算单元还需接受
    发表于 10-24 07:01

    Vivado浮点数IP的一些设置注意点

    、乘加、开方设置为多周期,其他的则是单周期。以下以乘法IP为例,介绍各个选项。 IP的输入数据格式也是可配置的: 有的IP可以选择是否调
    发表于 10-24 06:25

    ram ip的使用

    决定的。 ram 主要用来存放程序及程序执行过程中产生的中间数据、 运算结果等。 rom为只读存储器,只能读取数据而不能向里面写入数据。 本次讲解的ram ipram指的是bram,即block
    发表于 10-23 07:33

    VIVADO自带Turbo译码器IP怎么用?

    turbo 译码器IP没有输出,不知道哪里出了问题,有经验的小伙伴帮忙看看啊 搭建了turbo 译码器IP测试工程,用Matlab产生的数据源,调用turbo编码器生成编码数据,将
    发表于 06-23 17:39

    JESD204B IP的配置与使用

    物理层的位置,一种是物理层在JESD204 IP里;另外一种是物理层在JESD204 IP外部,需要再配置JESD204 phy IP进行使用。
    的头像 发表于 05-24 15:05 1552次阅读
    JESD204B <b class='flag-5'>IP</b><b class='flag-5'>核</b>的配置与使用

    灿芯半导体受邀参加IP-SoC Silicon Valley 2025

    近日,由Design & Reuse主办的IP-SoC Silicon Valley 2025 Day在美国硅谷成功举办,活动专注于为IP/SoC供应商提供展示创新IP和SoC产品的平
    的头像 发表于 04-28 11:52 826次阅读

    一文详解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP用于将视频源(带有同步信号的时钟并行视频数据,即同步sync或消隐blank信号或者而后者皆有)转换成AXI4-Stream接口形式,实现了接口转换。该IP还可使用VTC
    的头像 发表于 04-03 09:28 2239次阅读
    一文详解Video In to AXI4-Stream <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    Vivado FIR IP核实现

    Xilinx的FIR IP属于收费IP,但是不需要像 Quartus那样通过修改license文件来破解。如果是个人学习,现在网络上流传的license破解文件在破解Vivado的同时也破解
    的头像 发表于 03-01 14:44 2573次阅读
    Vivado FIR <b class='flag-5'>IP</b>核实现

    硅谷云平台详细解析

     硅谷云平台作为硅谷地区领先的云计算服务提供商,在数字化时代发挥着举足轻重的作用。主机推荐小编为您整理发布硅谷云平台的详细解析。
    的头像 发表于 01-24 09:24 627次阅读

    XADC IP介绍

    ) ADC 和片上传感器。其中12位指的是ADC转换的精度,1MSPS说的是采样速率。如图所示,是XADC在FPGA内部电路的逻辑示意,注意区别于IP形成的电路。 1.图中1部分是温度传感器和电压传感器,可监测如图所示的多组电压。 2.图中2部分是FPGA bank上的
    的头像 发表于 01-15 16:53 2109次阅读
    XADC <b class='flag-5'>IP</b><b class='flag-5'>核</b><b class='flag-5'>介绍</b>

    ALINX发布100G以太网UDP/IP协议栈IP

    ALINX近日宣布,基于AMD 100G以太网MAC IP,成功开发出全新的100G以太网UDP/IP协议栈IP。该IP
    的头像 发表于 01-07 11:25 1177次阅读