噪声容限 - 低功耗6管SRAM单元设计方案

2.1 噪声容限

　　噪声容限是在没有引起单元翻转前提下引入存储节点的最大噪声电压值。在读操作的时候，噪声容限对于单元的稳定性更加重要，因为在传统的SRAM中读噪声容限和读的电流是冲突的，提高读电流速度的同时会降低读噪声容限为代价，所以在传统SRAM结构中，读电流和读噪声容限不可以分开独立调节，两者是相互影响制约的。而新结构采用独立的读电流路径，不包括存储节点，因而在读操作的时候，位线上的电压波动和外部噪声几乎不会对存储节点造成影响，从而大大的增加了读噪声容限。

　　2.2 漏电流

　　从以上分析可知，当数据存0的时候，新型6T-SRAM是通过M1管的亚阈值电流来保持数据的;当数据存1的时候，由于M2，M4的正反馈作用，并且在空闲状态下M1处于亚阈值导通状态，所以存在从电源电压到地的通路，这些都会导致漏电流的增加图3显示了这条路径。在大部分数据和指令缓存器中，所存的值为0居多，分别占到75%和64%。基于这些考虑，在标准0.18μm CMOS工艺下，对普通6T-SRAM和新型6T-SRAM进行了平均漏电流仿真。传统6T-SRAM漏电流为164 nA，新型6T-SRAM漏电流为179 nA，新型SRAM比传统的大9%，这是可以接受的范围因为新型SRAM采用漏电流保持技术，从而不需要数据的刷新来维持数据，另外漏电泄露不会在Q点产生过高的浮空电压，因而数据更加稳定。

　　

 

　　2.3 功耗

　　一般而言，位线是产生动态功耗的主要部分，所以说往往在读/写操作转换过程中位线的变化会消耗主要的功耗，本文对传统6T-SRAM和新型6T-SRAM单元结构进行了功耗仿真，如表1所示。

　　

 

　　表1中可以看出，在传统的6T-sRAM读/写过程中，对称结构的两个位线电压的变化是一致的，因而功耗是相同的。新型6T-SRAM单元功耗比传统单元低了很多，这是因为在读/写操作的时候，参与工作的管子数量少，并且只有一个位线参与工作，并且在写0的时候，由于位线是0，所以功耗很低。

　　2.4 读/写仿真

　　为了进一步验证新型6T-SRAM读/写功能的正确性，以及与传统6T-SRAM单元的比较，采用HSpice对两种管子进行了读/写仿真。如图4-图7所示。

　　

 

　　

 

　　新型6T-SRAM存储单元的读/写仿真表明，单个存储单元的读/写时间在0.2 ns内，符合存储器在高速状态下运行的需要。

　　3 结语

　　该SRAM单元是在0.18μm工艺下仿真的，新型SRAM采用漏电流保持技术，从而不需要刷新来维持数据，并且仿真显示功耗比较传统SRAM低了很多，读/写速度方面比传统SRAM慢了一点，但是这是在可以接受的范围内。