基本RS触发器、同步RS触发器、D触发器

触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。

触发器有三个基本特性：

（1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；

（2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。

RS触发器是构成其它各种功能触发器的基本组成部分。又称为基本RS触发器。结构是把两个与非门或者或非门G1、G2的输入、输出端交叉连接。

基本RS触发器、同步RS触发器、D触发器

具有记忆功能的门电路，工作特征与上述两种基本门和可控门数字电路，有了质的差异。现在的输出结果并不一定是“现在的”输入信号所导致的，可能为“过去时”，即“已消失”输入信号动作后的存储结果，电路有了“记忆的”能力。电路的动作方式，也一改输入信号的“长时生效”而变为“瞬时信号”的触发机制。

是具有记忆功能，能储存一位二进制信息的逻辑电路。

该类电路，即数字电路中的基本RS触发器、同步RS触发器、同步D触发器、主从触发器、边缘触发器等和在此基础之上的时序逻辑电路，而整个数字电路的大厦，也即由组合逻辑电路和时序逻辑电路所构成。

1、基本RS触发器

1）由与非门构成的基本RS触发器

由两个与非门电路交叉耦合即构成基本的RS触发器，由于电路中G1、G2作用相同，习惯上用逻辑符号予以表示。

具有记忆功能门电路之基本RS触发器、同

图1 由与非门构成的基本RS触发器

/RD、/SD为触发器的两个输入端，/SD称为置位（或置1）端；/RD称复位（或置0）端。在标注字母上方加短杠，表示低电平信号有效。触发器还有两个输出端，两者的逻辑电平相反，以Q端为基准。如Q=1，则/Q=0。

从电路结构来看，因仅有两个输入端子，则输入有四种电平组合，在合适的信号作用下，触发器可以从一种稳态翻转至另一稳态。

当/SD=0，/RD＝1时，触发器置1；

当/SD=1，/RD＝0时，触发器置0；

当/SD=0，/RD＝0时，出现输出竞争现象，为非法输入电平（正常应用时应避免出现这种情况）；

当/SD=1，/RD＝1时，输出保持不变。

综上所述，基本RS触发器具有置0、置1和保持功能；但输入信号不能同时为0，是具有约束条件的触发器。

2）由或非门构成的基本RS触发器

用两个或非门交叉耦合，也可构成基本RS触发器，其电路结构和逻辑符号如图2所示。

具有记忆功能门电路之基本RS触发器、同

图2 与或非门构成的基本RS触发器

RD和SD分别为复位（置0）和置位（置1）端，与图1电路有所不同，它们均是高电平有效。其信号输入也有四种组合。当RD=0，SD=1时，触发器置1；当RD=1，SD=0时，触发器置0；当二者都为1时，触发器状态不确定（为非法电平）；当RD=0，SD=0时，触发器保持原状态不变。

与普通门、受控门电路相比，前者输入为常态信号，输出状态取决于即时输入；后者输入为“瞬态”信号，有触发特性，输出有保持功能，输出为输入的“过去时”，输入条件成立时输出保持。输入信号存在约束条件，限制了其实用性。RS基本触发器是没有实际应用IC器件的，实际应用器件是在此基础上将性能提升后的IC产品，如同步RS触发器，同步D触发器等系列产品。

电路实例：三态R-S锁存触发器CC4044B。内部电路结构与引脚功能见下图。

图3 CD4044B三态R-S锁存器

将基本的R-S触发器加以改造，如在输出侧增设传输开关，就可得到具有三态传输功能的R-S触发器。从其内部电路结构可看出，a）增加了EN使能控制端，高电平为通态，低电平为关态；b）增加了受控输出级，为三态输出模式，当EN端为低电平时，输出级相对于外部电路，为高阻态（三态）。

从检修角度出发，我们需要注意的着重点是在线如何确定芯片好坏，并找到（引脚功能、尺寸适宜的）替代元件。

检修要点：

a）在高阻（传输关断）态，输出端电平不取决于输入信号，而由电路设计者人为限定（由外加上拉、下拉电阻确实静态高、低电平）；

b）在正常传输（EN端为高电平）状态，具有基本R-S触发器的工作特性：可置0、可置1、输出保持。可以通过对此三特性的验证来确定芯片好坏。

和普通门电路不同，现在的输出是“过去时”，不是对即时的输入信号作出的反映。欲确实电路好坏，需人为变动一下输入电平——进行置0或置1操作，据输出端做出的反映，确实判断芯片的好坏。一定条件下，我们可以在输入端做出“人为动作”，来迫使输出端作出相应的反应。其实任何器件，都不难找到相应的检修和判断方法，器件的正常工作与否即使如雪泥鸿爪，也总会“有迹可寻”。为此，需要研究触发器的输入电路形式，并据此采用相应的“人为动作”，而不会导致在线器件（如触发器的前级电路）的损坏。

对器件检测最好的方法，是上电检测输入、输出状态得出结论，远比测量引脚电阻、摘下后放入IC测试仪进行检测，更为方便和准确。这是因为其外围电路及供电条件，已经提供了最为优良的检测条件！

触发器的输入信号电路形式：

图4 触发器输入信号电路形式

图4中a）电路，因输入信号回路串入了R1、R2隔离电阻，因而前级输入电路是何形式不再重要。该触电器为高电平信号输入有效，可知其常态（或静态）R、S输入端应该为低电平。在首先确实EN端为高电平（确实电路为通态）情况下（若EN端为低电平，说明处于关态——高阻态，需查低电平原因并排除之），若测Q端为低电平，此时将图中S点与+5V短接一下（即输入置1信号），再测Q端应由0V变为5V高电平，并保持。说明N2芯片是好的。反之，若Q端为高电平，将图中R点与+5V短接一下（即输入置0信号），而Q端就变为低电平并保持。否则说明芯片已坏。

图4中b）电路，其信号输入前级电路为反相器电路，其内部输出级为电压互补放大器结构，N1、N2输出端静态为低电平，此时若贸然将N4的R、S端与+5V短接制造人为高电平信号，则因造成N1、N2输出级对+5V电源短路而损坏N1、N2器件。在N1、N2的输出端无法做手脚，则进而往输入端电路查找，总能找到动手的地方。该前级电路2为开路集电极输出结构，接有R1、R2上拉电阻。此时将Q01、Q02的集电极与供电地短接一下，即能方便地制造置0或置1信号，从而确实N4触发器电路的好坏。

同理，处理EN端电路，也可用相似方法，制造通态信号，以创造触发器的动作检测条件。

图4中c）电路，该电路是高电平有效触发方式，因而制造高电平的置1或置0信号，仅需短接Q01、Q02的发射结使其处于截止状态即可。

另外，若前级电路为三态门，将三态门处于高阻态时，此时可在N2的R、S端随意制造高、低电平信号，如将R、S端接地或接+5V。但若三态门处于通态时，则应在三态门的输入端想办法，制造信号了。

3）同步RS触发器

基本RS触发器只要输入信号变化，输出状态就会立即发生相应变化，这不但使得电路的抗干扰能力变差，也给多个触发器的同步工作带来不便。在实际应用中，通常要求触发器的状态按一定的时间节拍变化，即在时钟脉冲到达时，才根据输入信号改变状态；没有时钟信号时，即使输入信号改变，也不影响触发器的输出状态。为此，增加时钟脉冲输入端CP以及相应的输入控制电路，就有了同步RS触发器这一类数字芯片。

同步RS触发器的电路结构和逻辑符号如图5所示。

图5同步RS触发器

与非门G1、G2构成基本RS触发器，G3、G4构成输入控制电路。工作原理如下：

①CP＝0期间，与非门G3、G4被封锁，/RD=1，/SD=1。因此，无论输入信号R、S如何变化，都不会影响触发器的输出Q和/Q，即触发器状态保持不变。

②CP=1期间，与非门G3、G4打开，输入信号R、S反相后加到由G1、G2构成的基本RS触发器电路，使Q和/Q的状态发生变化。

同步RS触发器的功能或状态，可由状态转移表来描述（此不赘述）。

4）同步D触发器

同步RS触发器在R、S同时为1且同时失效后，触发器状态不确定，说明其功能仍不完善。D触发器针对这一问题作出改进，解决了触发器状态不确定的问题。

由于只要令R、S不同时为1，触发器就不会出现状态不稳定，最简单的方法就是令S=/R，此时仅将S作为输入端（用D表示），就得到了D触发器。仍然是由RS触发器演变而来，是RS 触发器S=/R的特例，其电路结构和逻辑符号如图6所示。

图6 同步D触发器

工作原理如下：

①CP＝0期间，与非门G3、G4被封锁，/RD=1，/SD=1。因此，无论输入信号R、S如何变化，都不会影响触发器的输出Q和/Q，即触发器状态保持不变。

②CP=1期间，与非门G3、G4打开，触发器输出状态随D而变化，完成置0、置1和保持等三种逻辑功能。

5）双主－从D型触发器电路检修举例

触发器系列电路形式太多，一下子完全搞明白是不必要的（不可能全部记住，用得多的会自然掌握）。以双主－从D型触发器CD4013为例，在尚未全面深刻掌握原理及内部电路结构的前提下，能否根据端子功能快速掌握其检修方法呢？答案是肯定的。

控制电路的核心部件为双D触发器，型号为CD4013，内含两个独立的D触发器。从R、S或C端子接受上升沿触发信号，能使输出状态产生翻转。常用来组成单稳态、双稳态、无稳态电路。如图7-10所示，是内部一路D触发器的引脚功能图。

图7 CD4014的引脚功能图

我们先掌握CD4013的两个应用模式，从中领会其电路原理及动作模式：

a）双稳态电路。在数据端D和时钟端C都接地的情况下，在置位端S加一个脉冲高电平，则Q输出端变为高电位（被置位）；在复位端R加一个脉冲高电位，输出端Q变为低电位（被复位）。端为Q端的反相输出。

根据此原则（或满足此检测条件下），CD4013“变身”为普通R-S触发器，在R、S端施加瞬时高电平信号，即可完成置0、置1及保持功能检测。

b）数据检出电路。置位端S和复位端R都接地的情况下，在C端时钟脉冲作用下，D数据端的数据（0或1）被传输至输出端Q。D端只有0或1两个数据状态，C端上升沿脉冲作用期间，D端的数据为Q端所检出。

根据此原则（或满足此检测条件下），可在其时钟端人为施加“0”或“1”信号，检测Q端和D端数据传输状态，由此准确判断芯片好坏。

由上述，因而对如我——一位较懒惰的检修人员来说，检测数字电路的好坏，无需研究其繁杂的时序图，也不用管它传输频率是多少和具体的传输数据是什么，电路仅为高低电平信号处理器，或仅为传输一个直流5V和直流0V的信号电路。输出是此两种状态，而输入信号亦为此两种状态。完全可用0V和5V充当输入端检测信号，检测输出端的5V和0V变化，只要电路是听话的讲理的，就是好的电路。