电子发烧友App
图：鉴频鉴相器(PFD)驱动电荷泵(CP)
鉴频鉴相器(PFD)常见实现方案
- 鉴频鉴相器(11222)
- PFD(14352)
相关推荐
5种测量相位噪声的方法
波动都将引发输出端的电压变化。图3鉴相器工作原理 目前已根据鉴相器原理开发了多种测量方法。其中，参考信号源/PLL (锁相环) 和鉴频器方法应用最广泛。3. 参考信号源/PLL 测量方法如图 4所示
2014-06-12 00:37:53
鉴相频率的杂散与环路滤波器的布线怎么改善杂散
Hello！ 请教个关于鉴相频率杂散与环路滤波器布线的问题。例如ADF4360，鉴相频率的杂散抑制的典型值为-70dBc左右，而实测为-60~-65dBc，也能接受，只是感觉各次倍频的鉴相频率太多
2018-11-07 09:03:01
AD9518鉴相器工作频率20M时为什么不能锁定？
ad9518-4,改芯片用过好多次，这次应用相噪要求较高，鉴相器工作频率20MHz。发现如下问题：
鉴相器工作频率20MHz下，环路滤波器带宽设置为250k、100k、50k都不能锁定；
环路滤波器
2023-12-06 06:51:29
AD9901 鉴相
AD9901为AD公司生产的高速鉴相芯片，但是它有两种引脚接法TTL及ECL，请问，这两种接法是指它们的内部框图是完全一样的，只是外围电路不一样？还是指TTL及ECL接法内部框图是是不一样的？因为我
2014-08-06 10:07:23
AD9901鉴相问题
求教各位大神有用过AD9901这款鉴相芯片吗，我用来检测两列信号的相位差。为什么我输入两列1MHZ占空比不同的方波，输出始终在直流4V左右，而不是我想得到的两列方波的异或输出。还有AD9901KQ和AD9901TQ哪个是TTL电平啊，有没有用过这款芯片的请赐教啊
2014-06-05 21:07:37
AD9901鉴相求助
求教各位大神有用过AD9901这款鉴相芯片吗，为什么我输入两列1MHZ占空比不同的方波，输出始终未4V左右，而不是我想得到的两列方波的异或输出。我是看到网上文章里有用这款芯片鉴相的，我的电路跟他的一模一样，却出不来结果，好郁闷，求各路大神解惑，不胜感激，附电路如下：
2014-06-12 19:16:17
ADF4159检测无输出，鉴相也没有输出是为什么？
基本上为0。为了验证ADF4159芯片的问题，我把芯片CP输出到环路滤波断开，直接一个电阻进行取样看看鉴相器有没有工作。单独只输入参考时钟，芯片RF不输入信号时候，CP是有输出。然后再单独用信号源灌入
2023-12-13 08:09:19
ADI设计峰会讲义分享：实现更高信号处理性能的高级技术
资料下载。希望大家喜欢哦！ 本讲义涉及以下主题内容五种类型的频率合成什么是时钟？ 常用频率是多少？锁相环(PLL)基本模型鉴频鉴相器(PFD) 驱动电荷泵(CP)数字PLL框图 —— 分频器PLL中输入
2018-10-26 09:16:36
EV1HMC3716LP4数字鉴频鉴相器评估板
`EV1HMC3716LP4数字鉴频鉴相器产品介绍EV1HMC3716LP4询价热线EV1HMC3716LP4现货EV1HMC3716LP4代理王先生***深圳市首质诚科技有限公司
2019-05-19 11:59:10
HMC3716LP4E数字鉴频鉴相器
`HMC3716LP4E数字鉴频鉴相器产品介绍 产品名称：数字鉴频鉴相器 HMC3716LP4E特征 超低SSB相位噪底：-153dBc/Hz（10kHz偏置时，100MHz）集成输出电阻改善输入
2019-05-19 11:44:33
HMC833低频段有一大片整数倍鉴相频率杂散信号
，即N为整数，则鉴相频率PFD=fvco/N，算出鉴相频率后AD9912再输出这个频率送至HMC的参考输入脚，鉴相频率范围为68MHz~72MHz，环路带宽为手册上推荐的90KHz,当输出频率变化小于
2019-02-22 12:27:30
PLL锁定时间从4.5ms缩短到360μs的手动方法
。2、通过外部环路细调。PLL 切换到外部环路。鉴相器和电荷泵配合外部环路滤波器工作，形成一个闭环，确保 PLL 锁定到所需频率。校准大约需要 94,208 个鉴频鉴相器 (PFD) 周期；对于一个
2018-11-01 10:42:37
TN604_EF3 PLL模块用户手册
EF3 FPGA 内嵌 2 个多功能锁相环（PLL），可以实现时钟分频、倍频、占空比调整、输入和反馈时钟对准、多相位时钟输出等功能。PLL 的架构如图 1 所示，包含鉴频鉴相器（PFD）、压控振荡器（VCO）、低通滤波器（LPF）等基本电路。
2022-10-27 09:07:03
【模拟对话】锁相环(PLL)基本原理
。该电路的第一个基本元件是鉴频鉴相器(PFD)。PFD将输入到REFIN的频率和相位与反馈到RFIN的频率和相位进行比较。ADF4002 是一 款可配置为独立PFD（反馈分频器N = 1）的PLL
2019-10-02 08:30:00
一文读懂锁相环（PLL）那些事
的经典数字PLL架构。图1.PLL基本配置该电路的第一个基本元件是鉴频鉴相器(PFD)。PFD将输入到REFIN的频率和相位与反馈到RFIN的频率和相位进行比较。ADF4002 是一款可配置为独立PFD
2019-01-28 16:02:54
二极管用作双脉冲型鉴相器
二极管用作双脉冲型鉴相器如图是电视机使用的双脉冲平衡型鉴相器的原理电路。同步脉冲分相管基极加有负极性行同步脉冲。在不加行同步脉冲时，由于分相管基极上没有加正向偏置电压，因此分相管不导通，在行同步脉冲
2009-08-05 12:41:56
二极管用作桥式鉴相器
桥式鉴相器电路如图所示的电路是一种桥式鉴相器。假定在输入端1上作用着正弦信号。这个信号在频率和相位上需与加在输入端11上的脉冲信号相比较，当一个信号的频率或相位与另一个信号的频率或相位相差别时，就可
2009-08-05 12:31:52
元器件鉴频器原理
类型，前者用于同步鉴相器作平衡式鉴频解调，后者用于差分峰值鉴频器作差动微分式鉴频解调。德键调频音频窄带型JTCV10.7M系列贴片鉴频器，搭配多种IC应用于FM程序检验，转换频率为有用的音频信号。 调频
2013-12-17 17:58:19
关于74LS74与74LS00构成鉴相器的相关问题
使用74LS74与74LS00构成鉴相器，仿真结果中，两路输出一路输出为带有相位差的方波信号和一路为周期脉冲信号，两路信号频率相同。但是在实际调试中，会出现两路信号交替出现的情况，希望得到一些指点。
2020-11-26 16:45:49
如何手动选择频段以缩短PLL锁定时间
。PLL 切换到外部环路。鉴相器和电荷泵配合外部环路滤波器工作，形成一个闭环，确保PLL 锁定到所需频率。校准大约需要94,208 个鉴频鉴相器(PFD) 周期；对于一个30.72 MHz fPFD
2018-08-04 15:00:17
将AD8032用作鉴相器，芯片鉴相输出端输出的信号需要加环路滤波器吗？
各位老师专家好，我刚接触这方面的东西有些不太明白的地方，谢谢大家的帮助。我想将AD8032用作鉴相器，有以下两个个问题：1、芯片鉴相输出端输出的信号是与两路输入信号相位差成正比的直流电压，还是 需要加环路滤波器才行；2、是否有实现鉴相功能的现成评估板，大概多少钱
2018-10-31 09:12:38
怎么设计微波鉴频器？
根据一种雷达微波锁相本振的需要，本文作者研制了一个X波段的微波鉴频器。这个鉴频器的研制早在1989年就已完成，于1991年投入小批量生产。它的鉴频特性好，性能稳定可靠，在生产过程中已经表现出良好的社会效益和经济效益。
2019-08-20 07:25:39
求助AD9901鉴相问题
求教各位大神有用过AD9901这款鉴相芯片吗，为什么我输入两列1MHZ占空比不同的方波，输出始终在直流4V左右，而不是我想得到的两列方波的异或输出。还有AD9901KQ和AD9901TQ哪个是TTL电平啊，有没有用过这款芯片的请赐教啊
2014-06-05 21:06:24
求助关于CD4046鉴相器的问题
我用DSP芯片发出两路有相位差的25KPWM方波进入CD4046的3脚和14脚，为什么沿上升沿触发的鉴相器2输出的13脚非常乱？仿真电路图如上传文件。。PS：CD4046用万用板搭的。
2012-11-15 20:53:29
请问鉴相器ADF4106的初始状态是什么样
请问一下鉴相器ADF4106在上电后但是未配置数据之前，其I/O口是处于一个什么状态？具体如MUXOUT管脚是什么状态？
2018-08-14 07:57:12
请问鉴相器HMC704通过SPI置不上数怎么解决？
正常置数。以上是遇到的问题，由于印制板已投产，无法实现分别上电，请问如何在同时上电的情况下解决鉴相器SPI置数无效的问题，谢谢。
2018-08-22 08:23:13
请问ADF4153鉴相器的鉴相灵敏度是多少？
一般经典的锁相环推导公式中鉴相器的鉴相灵敏度都是v/rad，那ADF4153的输出时电荷泵的电流，它和经典的鉴相器灵敏度之间有什么关系?该怎么计算它的鉴相器灵敏度？
2018-11-06 09:02:53
请问ADF4159检测和鉴相也没有输出是什么问题
0。为了验证ADF4159芯片的问题，我把芯片CP输出到环路滤波断开，直接一个电阻进行取样看看鉴相器有没有工作。单独只输入参考时钟，芯片RF不输入信号时候，CP是有输出。然后再单独用信号源灌入
2018-08-14 07:18:34
请问ADF4350相噪和PFD有关吗？
我用两个不同参考时钟作参考，一个8M（步进100kHz），一个8.4M（步进400kHz），实际输出的的相噪8.4M的在10kHz处会有突起的一段噪声，使得10kHz处的phase noise只有
2019-03-12 09:18:04
请问ADF4356鉴相频率谐波处有较强杂散是什么导致的？
的？举例说明：鉴相频率50M，输出频率5015M，这个时候在5000M和5030M观察到杂散，约为-75dBc，同时输出信号的参考杂散也较强，约为-82dBc，请问有什么解决办法么？@
2019-02-15 13:26:51
请问AD有没有专用测相位差的鉴相器芯片，测量范围比AD8302小
AD8302的测量范围很宽：0 - 2.7GHz。AD有没有专用测相位差的鉴相器芯片，测量范围比AD8302小。
2018-08-08 08:08:39
请问HMC833鉴相器补偿电流计算公式Tvco是什么意思
如下图，手册的鉴相器补偿电流的计算公式，其中Tvco没看出是什么意思，整个手册找不到到底Tvco指的是什么。HMC832手册里计算公式里没有Tvco，粗略设计没问题，但是要精度高，补偿还是要算清的。求助！
2018-09-12 10:40:49
请问大佬们对两路NRZ数据鉴相有什么好主意吗？
本来想试一下用这种结构（拉扎维书中）来对两路有延时的数据进行鉴相的，即CK和Din都是输入数据，后来自己画了一下发现不行的。。。所以请问大佬们对两路NRZ数据鉴相有什么好主意吗？
2021-06-25 07:34:04
请问手动选择频段如何缩短PLL锁定时间和PLL锁定过程流程是什么
滤波器工作，形成一个闭环，确保PLL锁定到所需频率。校准大约需要94,208个鉴频鉴相器 (PFD) 周期；对于一个30.72 MHz fPFD，这相当于3.07 ms。校准完成后，PLL的反馈操作使
2018-10-31 10:16:46
请问是否有3GHz以上功能类似AD8302的芯片？
带宽1MHz~3GHz或更宽，希望能同时鉴频鉴相，贵司大多RMS Responding Detector都不能鉴相。如果没有集成的芯片那就只好单独采用鉴相器了。
2018-08-09 08:55:13
锁相环芯片TLC2932电子资料
概述：TLC2932是德州仪器公司出品的一款锁相环电路（PLL）芯片，它由压控振荡器和以沿触发方式工作的鉴相器(PFD：phflse frequency deteclor)组成。
2021-04-08 07:48:53
锁相环里的鉴相器为什么能使输入输出的频率相等呢？
难道说鉴相器也有鉴频的功能吗？假设初始状态我的参考频率和vco的自由震荡频率不一样，电路是怎样达到使频率相等的平衡状态的呢，我觉的不太好理解，因为这是2个不同频率的信号输入鉴相器，这怎么比较相位差啊。。
求高手指点一下
2023-04-24 10:33:47
频率合成芯片 TB31202FNG TB31202 TB31202FN TA31202
工艺，封装形式为16-TSSOP。 性能接收发射双通道频率合成器工作频率范围： 10MHz~1.3GHz双模前置分频器： 64/66无死区鉴频鉴相器（PFD）可编程电荷泵电流：200uA, 400uA
2016-03-12 14:42:42
一种用于高速锁相环的零死区鉴频鉴相器
本文探讨鉴频鉴相器（PFD）设计中死区的产生原因和消除方法。设计了一种用于高速锁相环的零死区PFD。这种PFD采用无反馈回路结构，在保证死区为零的前提下，兼顾功耗和速度性
2010-08-04 11:39:23
42
42PFD1K-鉴频鉴相器 具有双40 GHz预分频器的8 GHz相位频率检测器IC
PFD1K-鉴频鉴相器具有双40 GHz预分频器的8 GHz相位频率检测器ICPFD1K是一款具有全差分输入和输出的高频相频检测器。它具有双7位高速预分频器，允许PFD1K在
2024-02-29 13:56:31
工商网监
评论