电子发烧友App
图：鉴频鉴相器(PFD)驱动电荷泵(CP)
鉴频鉴相器(PFD)常见实现方案
- 鉴频鉴相器(11503)
- PFD(14813)
相关推荐
热点推荐
高速模数转换器所需的极低抖动编码（采样）时钟
ADF4002由低噪声数字鉴频鉴相器（PFD）、精密电荷泵、可编程参考分频器和可编程N分频器组成。14位参考计数器（R计数器）允许PFD输入端的REFIN频率为可选值。如果频率合成器与一个外部环路滤波器和电压控制振荡器（VCO）一起使用，则可以实现完整的锁相环（PLL）。
2013-10-22 15:15:59
2039
2039
构成PLL频率合成器的构建模块研究
频率合成器的核心是鉴相器或鉴频鉴相器。在这里，将参考频率信号与VCO输出反馈的信号进行比较，产生的误差信号用于驱动环路滤波器和VCO。在数字PLL（DPLL）中，鉴相器或鉴频检波器是一个逻辑元件。三种最常见的实现是：
2023-01-30 10:19:072823
2823
鉴相器和电荷泵的结构设计及优化
鉴相器+电荷泵（PFD+CP）是锁相环内部的重要结构，在通信系统、频率合成以及时钟信号生成中有着广泛的应用。鉴相器用于检测两个输入信号的相位差，电荷泵把鉴相器输出的相位差转换成电荷输送给滤波器，用于给后续的震荡器提供控制电压。本文将对鉴相器和电荷泵结构进行设计和优化。
2025-01-02 09:39:083718
3718
鉴相频率的杂散与环路滤波器的布线怎么改善杂散
Hello！ 请教个关于鉴相频率杂散与环路滤波器布线的问题。例如ADF4360，鉴相频率的杂散抑制的典型值为-70dBc左右，而实测为-60~-65dBc，也能接受，只是感觉各次倍频的鉴相频率太多
2018-11-07 09:03:01
AD9518鉴相器工作频率20M时为什么不能锁定？
ad9518-4,改芯片用过好多次，这次应用相噪要求较高，鉴相器工作频率20MHz。发现如下问题：
鉴相器工作频率20MHz下，环路滤波器带宽设置为250k、100k、50k都不能锁定；
环路滤波器
2023-12-06 06:51:29
AD9901鉴相问题
求教各位大神有用过AD9901这款鉴相芯片吗，我用来检测两列信号的相位差。为什么我输入两列1MHZ占空比不同的方波，输出始终在直流4V左右，而不是我想得到的两列方波的异或输出。还有AD9901KQ和AD9901TQ哪个是TTL电平啊，有没有用过这款芯片的请赐教啊
2014-06-05 21:07:37
ADI设计峰会讲义分享：实现更高信号处理性能的高级技术
资料下载。希望大家喜欢哦！ 本讲义涉及以下主题内容五种类型的频率合成什么是时钟？ 常用频率是多少？锁相环(PLL)基本模型鉴频鉴相器(PFD) 驱动电荷泵(CP)数字PLL框图 —— 分频器PLL中输入
2018-10-26 09:16:36
EV1HMC3716LP4数字鉴频鉴相器评估板
`EV1HMC3716LP4数字鉴频鉴相器产品介绍EV1HMC3716LP4询价热线EV1HMC3716LP4现货EV1HMC3716LP4代理王先生***深圳市首质诚科技有限公司
2019-05-19 11:59:10
HMC3716LP4E数字鉴频鉴相器
`HMC3716LP4E数字鉴频鉴相器产品介绍 产品名称：数字鉴频鉴相器 HMC3716LP4E特征 超低SSB相位噪底：-153dBc/Hz（10kHz偏置时，100MHz）集成输出电阻改善输入
2019-05-19 11:44:33
HMC833低频段有一大片整数倍鉴相频率杂散信号
，即N为整数，则鉴相频率PFD=fvco/N，算出鉴相频率后AD9912再输出这个频率送至HMC的参考输入脚，鉴相频率范围为68MHz~72MHz，环路带宽为手册上推荐的90KHz,当输出频率变化小于
2019-02-22 12:27:30
TN604_EF3 PLL模块用户手册
EF3 FPGA 内嵌 2 个多功能锁相环（PLL），可以实现时钟分频、倍频、占空比调整、输入和反馈时钟对准、多相位时钟输出等功能。PLL 的架构如图 1 所示，包含鉴频鉴相器（PFD）、压控振荡器（VCO）、低通滤波器（LPF）等基本电路。
2022-10-27 09:07:03
【模拟对话】锁相环(PLL)基本原理
。该电路的第一个基本元件是鉴频鉴相器(PFD)。PFD将输入到REFIN的频率和相位与反馈到RFIN的频率和相位进行比较。ADF4002 是一 款可配置为独立PFD（反馈分频器N = 1）的PLL
2019-10-02 08:30:00
一文读懂锁相环（PLL）那些事
的经典数字PLL架构。图1.PLL基本配置该电路的第一个基本元件是鉴频鉴相器(PFD)。PFD将输入到REFIN的频率和相位与反馈到RFIN的频率和相位进行比较。ADF4002 是一款可配置为独立PFD
2019-01-28 16:02:54
元器件鉴频器原理
类型，前者用于同步鉴相器作平衡式鉴频解调，后者用于差分峰值鉴频器作差动微分式鉴频解调。德键调频音频窄带型JTCV10.7M系列贴片鉴频器，搭配多种IC应用于FM程序检验，转换频率为有用的音频信号。 调频
2013-12-17 17:58:19
将AD8032用作鉴相器，芯片鉴相输出端输出的信号需要加环路滤波器吗？
各位老师专家好，我刚接触这方面的东西有些不太明白的地方，谢谢大家的帮助。我想将AD8032用作鉴相器，有以下两个个问题：1、芯片鉴相输出端输出的信号是与两路输入信号相位差成正比的直流电压，还是 需要加环路滤波器才行；2、是否有实现鉴相功能的现成评估板，大概多少钱
2018-10-31 09:12:38
怎么设计微波鉴频器？
根据一种雷达微波锁相本振的需要，本文作者研制了一个X波段的微波鉴频器。这个鉴频器的研制早在1989年就已完成，于1991年投入小批量生产。它的鉴频特性好，性能稳定可靠，在生产过程中已经表现出良好的社会效益和经济效益。
2019-08-20 07:25:39
求助关于CD4046鉴相器的问题
我用DSP芯片发出两路有相位差的25KPWM方波进入CD4046的3脚和14脚，为什么沿上升沿触发的鉴相器2输出的13脚非常乱？仿真电路图如上传文件。。PS：CD4046用万用板搭的。
2012-11-15 20:53:29
请问鉴相器HMC704通过SPI置不上数怎么解决？
正常置数。以上是遇到的问题，由于印制板已投产，无法实现分别上电，请问如何在同时上电的情况下解决鉴相器SPI置数无效的问题，谢谢。
2018-08-22 08:23:13
请问ADF4153鉴相器的鉴相灵敏度是多少？
一般经典的锁相环推导公式中鉴相器的鉴相灵敏度都是v/rad，那ADF4153的输出时电荷泵的电流，它和经典的鉴相器灵敏度之间有什么关系?该怎么计算它的鉴相器灵敏度？
2018-11-06 09:02:53
请问ADF4356鉴相频率谐波处有较强杂散是什么导致的？
的？举例说明：鉴相频率50M，输出频率5015M，这个时候在5000M和5030M观察到杂散，约为-75dBc，同时输出信号的参考杂散也较强，约为-82dBc，请问有什么解决办法么？@
2019-02-15 13:26:51
请问是否有3GHz以上功能类似AD8302的芯片？
带宽1MHz~3GHz或更宽，希望能同时鉴频鉴相，贵司大多RMS Responding Detector都不能鉴相。如果没有集成的芯片那就只好单独采用鉴相器了。
2018-08-09 08:55:13
锁相环里的鉴相器为什么能使输入输出的频率相等呢？
难道说鉴相器也有鉴频的功能吗？假设初始状态我的参考频率和vco的自由震荡频率不一样，电路是怎样达到使频率相等的平衡状态的呢，我觉的不太好理解，因为这是2个不同频率的信号输入鉴相器，这怎么比较相位差啊。。
求高手指点一下
2023-04-24 10:33:47
一种低噪声双鉴频鉴相器的研究
针对数字鉴频鉴相器的相位噪声较高的缺点,本文设计了一种低噪声模拟鉴相器,并提出了一种双鉴频鉴相器结构,将模拟鉴相器和数字鉴频鉴相器有机地结合在一起。在锁相环中,该结
2010-07-29 15:34:51
76
76相位法激光测距系统中数字鉴相器的设计
介绍一种由复杂可编程逻辑器件(CPLD)实现的相位法激光测距用数字鉴相器的设计方案，给出原理图及部分模块的仿真结果。由于CPLD具有高速度和高带宽等优点，因此，本方案较之单
2010-08-03 15:37:4978
78一种用于高速锁相环的零死区鉴频鉴相器
本文探讨鉴频鉴相器（PFD）设计中死区的产生原因和消除方法。设计了一种用于高速锁相环的零死区PFD。这种PFD采用无反馈回路结构，在保证死区为零的前提下，兼顾功耗和速度性
2010-08-04 11:39:2342
42PFD1K-鉴频鉴相器 具有双40 GHz预分频器的8 GHz相位频率检测器IC
PFD1K-鉴频鉴相器具有双40 GHz预分频器的8 GHz相位频率检测器ICPFD1K是一款具有全差分输入和输出的高频相频检测器。它具有双7位高速预分频器，允许PFD1K在
2024-02-29 13:56:31
鉴相器 ,鉴相器的分类和原理是什么?
鉴相器 ,鉴相器的分类和原理是什么?
鉴相器
鉴相器，顾名思义，就是能够鉴别出输入信号的相差的器件。它是PLL的重要组成部分。
PLL的概念
2010-03-23 10:55:5418391
18391数字鉴相器,数字鉴相器原理是什么?
数字鉴相器,数字鉴相器原理是什么?
背景知识：
随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载
2010-03-23 15:10:2511617
11617FM信号的解调电路--比例鉴频器
FM信号的解调电路--比例鉴频器
斜率鉴频器和相位鉴频器的共同缺点是鉴频输出电压不仅与输入信号的瞬时频率有关，而且还与输入信号的振幅有关。因此，
2010-05-27 18:01:269773
9773
基于CSMC工艺的零延时缓冲器的PLL设计
1 引言
本文在传统锁相环结构的基础上进行改进，设计了一款用于多路输出时钟缓冲器中的锁相环，其主 要结构包括分频器、鉴频鉴相器(PFD)、电荷泵、环路滤波器
2010-08-17 15:33:591683
1683
基于单片机的旋转编码器鉴相方法
摘要! 就如何使用单片机对旋转增量编码器鉴相进行了研究! 给出了常用的鉴相算法以及识 别毛刺#的方法!并通过在!AVR单片机上编程验证了所给出的鉴相方法$
2011-03-30 10:16:50387
387基于单片机的旋转编码器鉴相方法研究
就如何使用单片机对旋转增量编码器鉴相进行了研究! 给出了常用的鉴相算法以及识别毛刺的方法!并通过在单片机上编程验证了所给出的鉴相方法
2011-08-25 15:40:55143
143随机抖动时鉴频鉴相器AD9548的特性
AD9548是一款配有直接数字频率合成器(DDS)的数字PLL，其中DDS的作用相当于模拟PLL中的VCO。由于AD9548的数字特性，设计人员还可以实现数字鉴频鉴相器
2011-11-24 14:29:1158
58微波鉴频器的设计
一、引言 根据一种雷达微波锁相本振的需要，本文作者研制了一个X波段的微波鉴频器。这个鉴频器的研制早在1989年就已完成，于1991年投入小批量生产。它的鉴频特性好，性能稳定可靠，在生产过程中已经
2017-12-07 18:24:021556
1556
相敏检波器的鉴相特性
本文主要介绍了相敏检波器的鉴相特性。相敏检波电路的鉴相特性为：输出电压为正时，表示输入的调幅信号us与参考信号（即载波信号）uc（或Uc）同相，此时调制信号为正（或负）;当输出电压为负时，表示输入
2018-03-15 12:40:3531778
31778
关于一种具有新型延时单元的鉴频鉴相器的设计
性能直接决定系统各项指标的好坏。典型CPPLL频率合成器由鉴频鉴相器(Phase Frequency Detector，PFD)、电荷泵(CP)、环路滤波器(LPF)、压控振荡器(VCO)和可编程分频器(DIV)组成，如图1所示。
2018-06-21 09:29:0012493
12493
关于基于FPGA的可消除高频非线性的动态分频鉴相器设计
鉴相技术是电力电子系统和测试控制中的关键技术之一，在仪器仪表、通信、导航定位、研究网络相频特性和锁相环等测试中，经常需要测量两列同频信号的相位差。相较于模拟鉴相器，数字鉴相器的突出优点在于提供的鉴相范围更宽，从而使鉴相更可靠，适用范围也更广。
2018-06-28 11:53:006941
6941
如何使用PIC16C711A单片机实现鉴幅鉴相漏电保安器的制作
鉴幅鉴相漏电保安器和脉冲型漏电保护器相比，具有保护灵敏度高的优点。但如何在保证灵敏度高的前提下， 提高其动作的可靠性和准确性成为衡量这类产品性能的一个重要指标。本文成功的采用PIC16C711A
2020-11-06 17:32:595
5PLL频率合成器的主要构建模块详细资料说明
PLL 频率合成器基本构建模块 PLL 频率合成器可以从多个基本构建模块的角度来考察。我们在前面已经提到过这个问题，下面将更加详细地进行探讨：鉴频鉴相器（PFD） 参考计数器（R） 反馈计数器（N
2020-12-03 01:47:0021
21新型电荷泵电路实现加倍提高电荷泵的应用性能
图l是典型的电荷泵结构。此处电荷泵为两个受鉴频鉴相器（PFD）输出信号控制的开关电流源，它与后面的环路滤波器共同作用，将PFD的逻辑信号转化为电压信号，该电压信号进而调节压控振荡器的振荡频率。
2021-03-11 09:30:075154
5154
为什么叫Bang-Bang鉴相器？
为什么叫Bang-Bang鉴相器？ Bang-Bang鉴相器是用于判定和测量蒸汽锅炉和燃煤锅炉烟气中含有的油烟，黑烟和粉尘等污染物的一种设备。它是由美国火力设备公司(Honeywell)研发的一种
2023-09-20 16:23:362011
2011一种用于RFID读写器的数字鉴相器设计
介绍了一种用于射频识别（Radio Frequency Identification，RFID）系统读写器的数字鉴相器（DPFD）工作原理及其应用，并结合二分频率搜索方案，实现对数控振荡器频率预设字
2024-08-13 17:01:12113
113
什么是鉴相器？
鉴相器是一种重要的电子元件，广泛应用于信号处理、通信系统和测量仪器中。它的主要功能是比较两个信号的相位差，并输出与相位差相关的信号。本文将详细介绍鉴相器的基本概念、工作原理、类型、技术参数及其应用领域，帮助您更好地理解这一关键组件。
2024-10-05 13:38:304131
4131HMC439QS16G/439QS16GE数字鉴相鉴频器，采用SMT封装技术手册
HMC439QS16G(E)是一款数字鉴相鉴频器，适合低噪声相位锁相环应用，输入频率10至1300 MHz。 它将高工作频率和超低相位噪底结合在一起，能够提供具有很宽环路带宽的合成器和低分频数，从而
2025-04-17 15:39:11754
754
ADF4002鉴相器/PLL频率合成器技术手册
ADF4002频率合成器用来在无线接收机和发射机的上变频和下变频部分实现本机振荡器。它由低噪声数字鉴频鉴相器(PFD)、精密电荷泵、可编程参考分频器和可编程N分频器组成。14位参考分频器（R分频器）允许PFD输入端的REF~IN~频率为可选值。
2025-04-27 09:48:251238
1238
- 设计技术
- 可编程逻辑
- 电源/新能源
- MEMS/传感技术
- 测量仪表
- 嵌入式技术
- 制造/封装
- 模拟技术
- RF/无线
- 接口/总线/驱动
- 处理器/DSP
- EDA/IC设计
- 存储技术
- 光电显示
- EMC/EMI设计
- 连接器
- 行业应用
- LEDs
- 汽车电子
- 音视频及家电
- 通信网络
- 医疗电子
- 人工智能
- 虚拟现实
- 可穿戴设备
- 机器人
- 安全设备/系统
- 军用/航空电子
- 移动通信
- 工业控制
- 便携设备
- 触控感测
- 物联网
- 智能电网
- 区块链
- 新科技
- 联系我们
- 广告合作
- 王婉珠：wangwanzhu@elecfans.com
- 内容合作
- 张迎辉：mikezhang@elecfans.com
-
关注我们的微信
-
下载发烧友APP
-
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
长沙市望城经济技术开发区航空路6号手机智能终端产业园2号厂房3层（0731-88081133）
电子发烧友 （电路图） 湘公网安备43011202000918
工商网监
湘ICP备2023018690号-1
评论