FPGA学习交流

文章:111 被阅读:304226 粉丝数:211 关注数:1 点赞数:99

本专栏专注于FPGA的学习交流,更新关于FPGA学习的相关知识点以及相关学习资料。

二进制转BCD码需要几步?——漫谈大四加三算法的Verilog实现

Hi,大家好!我是至芯科技的李老师。今天讲课的题目比较有意思,它是一个小问题:把二进制变成BCD码需要几步?请
的头像 FPGA学习交流 发表于 04-26 18:29 177次 阅读
二进制转BCD码需要几步?——漫谈大四加三算法的Verilog实现

新手小白、初级入门都可以入手的FPGA开发板

新手小白初级入门都可以入手的FPGA开发板,至芯科技ZX-2开发板 FPGA主芯片: ALTERA ....
的头像 FPGA学习交流 发表于 01-04 13:43 3383次 阅读
新手小白、初级入门都可以入手的FPGA开发板

python基础:如何注释代码块

      大家好,又到了每日学习的时间了,最近博主在和python打交道,今天我们来聊一聊python一些基
的头像 FPGA学习交流 发表于 12-26 22:03 354次 阅读
python基础:如何注释代码块

FPGA学习算法系列:彩色转灰度

大家好,又到了每日学习的时间了,今天我们来聊一聊FPGA学习中可以遇到的一些算法,今天就聊一聊彩色转....
的头像 FPGA学习交流 发表于 10-26 10:48 1342次 阅读
FPGA学习算法系列:彩色转灰度

FPGA学习:使用matlab和ISE 创建并仿真ROM IP核

大家好,又到了每日学习的时间了,今天我们来聊一聊使用matlab和ISE 创建并仿真ROM IP核。本人想使用
的头像 FPGA学习交流 发表于 10-25 20:20 639次 阅读
FPGA学习:使用matlab和ISE 创建并仿真ROM IP核

FPGA学习:使用matlab和ISE 创建并仿真ROM IP核

大家好,又到了每日学习的时间了,今天我们来聊一聊使用matlab和ISE 创建并仿真ROM IP核。本人想使用
的头像 FPGA学习交流 发表于 10-25 20:20 656次 阅读
FPGA学习:使用matlab和ISE 创建并仿真ROM IP核

FPGA Verilog实现基本的图像滤波处理仿真

1、用matlab代码,准备好把图片转化成Vivado Simulator识别的格式,即每行一个数据:img
的头像 FPGA学习交流 发表于 10-19 13:39 571次 阅读
FPGA Verilog实现基本的图像滤波处理仿真

FPGA 实现 高斯滤波

1、高斯滤波器的实现方式方法1:与高斯核直接进行卷积实现,这样使用的资源和乘法器 加法器都会很多。例如3*3窗
的头像 FPGA学习交流 发表于 10-19 13:39 448次 阅读
FPGA 实现 高斯滤波

FPGA verilog实现中值滤波

一、实现步骤:1.查看了中值滤波实现相关的网站和paper;2.按照某篇paper的设计思想进行编程实现;3.
的头像 FPGA学习交流 发表于 10-12 14:58 1148次 阅读
FPGA verilog实现中值滤波

Vivado防止信号被综合掉的三种方法

1、 信号前面将keep  hierarchy选择YES ,或者选择soft(在综合时保持层次),这样有利于你
的头像 FPGA学习交流 发表于 10-09 15:22 402次 阅读
Vivado防止信号被综合掉的三种方法

MATLAB 2013a 的 license 过期 的解决办法

两种解决办法:自己亲测可以使用第一种办法:修改系统的时间到你的license未过期的时候,你就依然可以使用MA
的头像 FPGA学习交流 发表于 10-09 15:22 632次 阅读
MATLAB 2013a 的 license 过期 的解决办法

简谈 SDRAM的工作原理

SDRAM:Synchronous Dynamic Random Access Memory,同步动态随机存储
的头像 FPGA学习交流 发表于 10-09 15:22 644次 阅读
简谈 SDRAM的工作原理

fpga 有符号数、无符号数

 在设计中,所有的算数运算符都是按照无符号数进行的。如果要完成有符号数计算,对于加、减操作通过补码处理即可用无
的头像 FPGA学习交流 发表于 10-09 15:22 830次 阅读
fpga 有符号数、无符号数

always block內省略else所代表的電路 (SOC) (Verilog)

Abstract在Verilog中,always block可以用來代表Flip-Flop, Combinat
的头像 FPGA学习交流 发表于 09-28 11:16 893次 阅读
always block內省略else所代表的電路 (SOC) (Verilog)

FPGA学习系列:38. 电子琴的设计

设计背景:FPGA的学习也算是是一种日积月累才能有成就的过程,前面我们学习了各个模块,各个芯片的配置等等,之后
的头像 FPGA学习交流 发表于 09-26 12:51 837次 阅读
FPGA学习系列:38. 电子琴的设计

FPGA Verilog中计数器的2中写法对比

功能是,计数记到24,清零,重新计数….第一种写法:module   count_debug        (
的头像 FPGA学习交流 发表于 09-26 12:51 1117次 阅读
FPGA Verilog中计数器的2中写法对比

FPGA学习系列:内存128M的flash芯片设计

设计背景: FLASH闪存闪存的英文名称是Flash Memory,一般简称为Flash,它属于内存....
的头像 FPGA学习交流 发表于 09-14 11:49 3775次 阅读
FPGA学习系列:内存128M的flash芯片设计

FPGA学习系列:37. USB2.0的设计

设计背景:USB(Universal Serial Bus2.0,通用串行总线)是一种应用在计算机领域的新型接
的头像 FPGA学习交流 发表于 09-13 12:07 1267次 阅读
FPGA学习系列:37. USB2.0的设计

FPGA学习系列:36.实时时钟的设计

设计背景:    DS1302 是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路,它可以
的头像 FPGA学习交流 发表于 09-10 17:12 1811次 阅读
FPGA学习系列:36.实时时钟的设计

FPGA学习系列:35. 红外线遥控系统的设计

设计背景:红外线(Infrared)是波长介乎微波与可见光之间的电磁波,波长在760纳米(nm)至1毫米(mm
的头像 FPGA学习交流 发表于 09-07 11:59 1276次 阅读
FPGA学习系列:35. 红外线遥控系统的设计

FPGA学习系列:32. 二进制转十进制的设计

设计背景:二进制转十进制在设计应用中十分的广泛。尤其在AD转化中是必须所用到的一个小知识点,学习二进制转十进制
的头像 FPGA学习交流 发表于 08-28 16:16 1453次 阅读
FPGA学习系列:32. 二进制转十进制的设计

FPGA学习系列:33. 二进制转格雷码转二进制的设计

设计背景:典型的二进制格雷码(Binary Gray Code)简称格雷码,因1953年公开的弗兰克·格雷(F
的头像 FPGA学习交流 发表于 08-28 16:16 467次 阅读
FPGA学习系列:33. 二进制转格雷码转二进制的设计

FPGA学习系列:34. 频率计的设计

设计背景:频率计又称为频率计数器,是一种专门对被测信号频率进行测量的电子测量仪器。频率计主要由四个部分构成:时
的头像 FPGA学习交流 发表于 08-28 16:16 1624次 阅读
FPGA学习系列:34. 频率计的设计

FPGA学习系列:31. 基于FPGA的IIC的设计

设计背景:     IIC简单来说,就是一种串行通信协议,IIC 的通信协议和通信接口在很多工程中有广泛的应用
的头像 FPGA学习交流 发表于 08-20 13:40 2084次 阅读
FPGA学习系列:31. 基于FPGA的IIC的设计

简谈 IIC总线

       大家好,又到了每日学习的时间了,今天咱们来聊一聊 IIC 总线设计。              
的头像 FPGA学习交流 发表于 08-17 09:52 424次 阅读
简谈 IIC总线

FPGA学习系列:30. 数模转换的设计(DA)

设计背景: 数模转换器( Digital to Analog Converter)即DAC,是数字世....
的头像 FPGA学习交流 发表于 08-17 09:52 4520次 阅读
FPGA学习系列:30. 数模转换的设计(DA)

简谈基于fpga设计9/7小波变换原理

大家好,又到了每日学习的时间了,今天我们来聊一聊基于fpga设计9/7小波变换原理。 9/7小波变换....
的头像 FPGA学习交流 发表于 08-17 09:52 1499次 阅读
简谈基于fpga设计9/7小波变换原理

简谈FPGA verilog中的repeat用法与例子

       大家好,又到了每日学习的时间了,今天我们来聊一聊FPGA verilog中的repeat用法与例
的头像 FPGA学习交流 发表于 08-15 14:07 3576次 阅读
简谈FPGA verilog中的repeat用法与例子

FPGA学习系列:29. 数字电压表设计(AD)

设计背景:     模数转换器,又称A/D转换器,简称ADC,通常是指一个将模拟信号转换为抗干扰性更强的数字信
的头像 FPGA学习交流 发表于 08-15 14:07 1520次 阅读
FPGA学习系列:29. 数字电压表设计(AD)

FPGA学习系列:28. 串口uart设计

设计背景:     串口是串行接口的简称,也可称为串行通信接口。通信协议是指通信双方的一种约定。约定包括对数据
的头像 FPGA学习交流 发表于 08-14 12:05 1014次 阅读
FPGA学习系列:28. 串口uart设计