本文介时钟频率概念及其对系统性能的影响，并在电路板级、芯片级和单元模块级分别提供了减小相位噪声和抖动的有效方法。
2012-03-10 09:55:23
4544 
为了正确理解时钟相关器件的抖动指标规格，同时选择抖动性能适合系统应用的时钟解决方案，本文详细介绍了如何理解两种类型时钟驱动器的抖动参数，以及从锁相环输出噪声特性理解时钟器件作为合成器、抖动滤除功能时的噪声特性。
2013-06-21 15:40:4114342 
日前，德州仪器（TI）宣布推出全新系列的时钟发生器，此次推出的产品可提供100飞秒（fs）的超低抖动以及灵活独特的引脚控制选项。与传统的参考时钟解决方案相比，此次推出的新型时钟发生器所具备的抖动性能可让系统设计人员优化系统定时容限和误码率（BER），以减少数据传输错误。
2015-10-12 13:54:031258 凌力尔特公司 （Linear Technology Corporation） 推出超低抖动 1.8GHz 时钟分配芯片系列 LTC6954，该器件有 3 个独立的输出，每个都有自己的分频器和相位延迟
2015-11-24 09:55:583006 为了应对日益紧缩的时钟抖动预算，麦瑞半导体(Micrel, Inc)已推出两个全新系列的ClockWorks超低抖动时钟合成器，能够满足这些精确计时要求。SM84xxxx标准时钟合成器系列，以及ClockWorks Flex可编程时钟系列的首台新型合成器SM802xxx。
2018-10-31 08:24:003972 对高速信号进行高分辨率的数字化处理需审慎选择时钟，才不至于使其影响模数转换器（ADC）的性能。那么时钟抖动会对高速ADC的性能有什么影响呢？
2021-04-08 06:00:04
在本文中，我们将讨论抖动传递及其性能，以及相位噪声测量技术的局限性。 时钟抖动和边沿速率 图1显示了由一个通用公式表述的三种波形。该公式包括相位噪声项“φ(t)”和幅度噪声项“λ(t)。对评估的三个
2022-11-23 07:59:49
作者：John Johnson，德州仪器 本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。 用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成
2018-09-19 14:23:47
本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。 用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构，根据其开发标准的目标
2022-11-23 06:59:24
上升沿。图1 —LMK03806（具有时钟发生器、时钟分频器和驱动器）的方框图因此，您下次设计采样系统时，别忘了考虑时钟抖动性能，因为这会影响整体动态范围。其它资源：阅读我们的最新博客系列《定时决定一切
2018-09-13 14:18:06
程度！随着数据速率的增加，链路抖动允许量变得越来越严格。硬件工程师将主要精力放在如何使他们的整个线路卡能够支持最大吞吐量，而为基准时钟产生的随机抖动分配尽可能小的允许量。针对基准时钟，对于一条25GbE
2022-11-18 07:31:24
，你可以实现更高的性能—最多比传统SAW示波器高9倍。 图1：SAW示波器和TI LMK03328的10G链路性能一个低相位噪声基准时钟转化为串行链路中其它关键块的更高抖动允许量分配。随着数据速率快速
2018-09-05 16:07:30
FR-4 材料以全数据速率接收清晰的数据眼图。特性使用低成本 PCB 材料实现高性能 JESD204B 串行链路了解有损通道的局限性并通过均衡技术突破限制使用基于公式的方法来优化 ADC16DX370 的均衡特性此参考设计已经过测试，并包含 EVM、配置软件和用户指南`
2015-05-11 10:40:44
背景
伙伴反馈，设备操作卡顿，OH基础系统版本应用操作慢，应用人机交互体验差。本文为你总结芯片解决方案–SL8541e-系统性能优化。主要内容包括：
*1. 确定优化思路
帧率优化
应用启动优化
2023-08-22 09:12:01
链路预算表用于计算Maxim工业、科学与医疗无线频段(ISM-RF)产品(Tx、Rx、TRx)的链路性能，估算特定的射频电路在几种环境下的通信覆盖范围和链路裕量。该Excel®表格还可用于估算100MHz至10GHz载频范围的其它射频系统的链路裕量。
2019-08-22 07:00:30
概述：MAX3625B是MAXIM公司生产的一款提供三路输出的低抖动，高精度时钟发生器。该MAX3625B是为网络应用而优化的低抖动，高精度时钟发生器。该器件集成一个晶体振荡器和锁相环（PLL）时钟
2021-05-18 07:39:05
使用Keysight E5910A串行链路优化工具测试和优化高速串行链路
2019-10-15 08:49:27
使用多个时钟时，如何改善系统性能？在使用同一时钟源产生多个时钟时，一个常见的问题是噪声，通常表现为存在于噪底之上的杂散，这是因为单一时钟源被倍频或分频为多个时钟。偏移各时钟的相邻沿可以降低噪声杂散
2018-10-26 11:05:01
时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置。本文介其概念及其对系统性能的影响，并在电路板级、芯片级和单元模块级分别提供了减小相位噪声和抖动的有效方法。
2019-06-05 07:13:30
的外部抖动消除时钟每个通道的功耗最低（额定 800mW/通道）链路聚合将低速信号多路复用到单一的高速串行链路，从而有助于减少系统中的电缆或路由线迹使用 TLK10081 在系统的接收侧进行解聚
2018-08-03 08:32:03
本文针对全方位的信号路径系统中的高速全差分运放及高频宽14位模拟/数字转换器的随机及固定时钟抖动，具体分析、研究了超低噪声兼时钟抖动滤除技术。研究选用双级联PLLatinum架构，配置高性能压控振荡器(VCXO)，很好地实现了降噪和时钟抖动滤除的作用。
2019-07-05 07:47:46
描述JESD204B 链路是数据转换器数字接口的最新趋势。这些链路利用高速串行数字技术提供很大的益处（包括增大的信道密度）。此参考设计解决了其中一个采用新接口的挑战：理解并设计链路延迟。一个示例实现
2018-11-21 16:51:43
使系统工作在最佳状态。最终也可以促使切换和呼叫建立期间，移动通话性能更好。上下行链路平衡的计算。对于实现双向通信的GSM系统来说，上下行链路平衡是十分重要的，是保证在两个方向上具有同等的话务量和通信质量
2019-06-12 08:27:32
/MAX16904开关稳压器设计为例，介绍优化系统性能的布板原则。 布线通用规则 将输入电容C3、电感L1和输出电容C2形成的环路面积保持在最小。 BIAS输出电容（C4）尽可能靠近第13引脚（BIAS
2023-03-15 16:39:31
嗨， 关于STA311B的一些快速问题。 XTI的时钟质量如何影响FFX输出并最终影响系统性能？ 您是否有任何参考设计，图表或图表显示ADC的电源纠错的潜在好处。 IC可以用FD2233D
2019-07-25 07:36:13
本文基于Viitex-5 LX110验证平台的设计，探索了高性能FPGA硬件系统设计的一般性方法及流程，以提高FPGA的系统性能。
2021-04-26 06:43:55
时钟缓冲器的附加抖动。为什么抖动很重要？在当今数据通信、有线及无线基础设施以及其它高速应用等高级系统中，时钟抖动是整体系统性能的关键因素。要达到所需的系统抖动性能，一定要保持尽可能低的时钟抖动，并在整个
2022-11-22 07:13:40
的真实应用代码。3 针对一个基准的编译器优化，并不能总能改善真实应用的性能指标。4 嵌入式基准并不只关心执行速度。5 CPU指令数不能用作性能指标。6 系统性能并不跟CPU时钟频率线性相关。7 对于
2021-12-21 06:37:43
信号接收器系统的设计师常常需要进行系统性能的级联链路分析(从天线一直到ADC)。在链路分析中，噪声是一个至关重要的参数，它限制了接收器的总体灵敏度。对系统拓扑结构来说更加重要，原因是拓扑结构的选择
2019-10-18 07:46:34
。 PCIe4.0发射机测试 泰克为DPO/DPS70000SX和DPO/MSO70000DX高性能示波器开发的选项PCE4提供了最新PCIe4.0基本规范专用的新型发射机(Tx)测量，包括100MHz基准时钟
2016-07-07 17:28:56
。不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。有资料表明在3GHz以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。在此趋势下，高速数字设备
2019-06-04 07:16:09
建立了所需的电气连接，如图 1 所示。请注意图中箭头表示信号方向。图1 —JESD204B TX 至RX 链路的信号连接从 TX (tx_dataout) 到 RX 的信号是包含数据链路的串行解串器信道
2018-09-13 09:55:26
连接，如图 1 所示。请注意图中箭头表示信号方向。图 1 — JESD204B TX 至 RX 链路的信号连接从 TX (tx_dataout) 到 RX 的信号是包含数据链路的串行解串器信道信号。这些
2022-11-21 07:18:42
需求。作为该最新博客系列的开篇文章，我将帮助您了解如何正确测量时钟缓冲器的附加抖动。为什么抖动很重要？在当今数据通信、有线及无线基础设施以及其它高速应用等高级系统中，时钟抖动是整体系统性能的关键因素。要
2018-09-13 14:38:43
用于Xilinx FPGA的Keysight E5910A串行链路优化工具
2019-10-16 10:49:30
串行数据系统的基本知识抖动的基本概念串行数据系统中误码率的概念抖动的来源
2021-04-07 06:19:00
设计采样系统时，关于时钟抖动性能如何考虑？抖动对时钟采样系统有何影响？
2021-04-06 06:07:38
镜像抑制基础知识可减少AD9361和AD9371中正交不平衡的技术镜像的来源、含义及对系统性能的影响
2021-03-29 07:59:48
结语 在实际应用中，当前面向FPGA的设计需要对电源开关噪声有更大抗干扰能力的时钟。SiliconLabs基于DSPLL技术的时钟和振荡器家族是高性能应用FPGA的理想选择，它们既满足高速串行链路对低抖动性能的要求，又通过集成电源噪声抑制能力，使实际条件下的操作最优化
2018-09-26 14:33:58
描述适用于高性能 DAQ 系统的 TIDA-01055 参考设计优化了 ADC 基准缓冲器，以提高 SNR 性能并降低功耗（使用 TI OPA837 高速运算放大器）。该器件用于复合缓冲器配置
2018-12-07 11:51:25
高速串行链路系统对信号的影响是什么？常用的补偿技术有哪些？
2021-06-10 06:20:34
的时钟）。高速时钟如何驱动串行链路？我应该在哪里连接？以上来自于谷歌翻译以下为原文Hi all, I want to connect twoFreeware ML605 boards
2019-02-13 06:22:28
随着数据速率的提高，时钟抖动分析的需求也在与日俱增。在高速串行数据链路中，时钟抖动会影响发射机、传输线和接收机的数据抖动。保证时钟质量的测量也在不断发展
2008-12-27 12:24:05
6 随着数据速率的提高，时钟抖动分析的需求也在与日俱增。在高速串行数据链路中，时钟抖动会影响发射机、传输线和接收机的数据抖动。保证时钟质量的测量也在不断发展。目前
2009-07-07 14:01:2120 BIOS设置对系统性能的影响非常大，优化的BIOS设置，可大大提高PC整体性能，不恰当的设置会导致系统性能下降，运行不稳定，甚至出现死机等现象。下面就BIOS中影响系统性能选
2009-10-10 14:27:2543 本文主要讨论采样时钟抖动对ADC 信噪比性能的影响以及低抖动采样时钟电路的设计。
2009-11-27 11:24:0715 该应用笔记提出了超低抖动时钟合成器的一种设计思路，其目标是产生2GHz时钟时，边沿之间的抖动< 100fs。分析和仿真结果表明，要达到这一抖动指标，设计难度远远高于预期。关
2009-04-21 23:14:05723 
摘要：该应用笔记提出了超低抖动时钟合成器的一种设计思路，其目标是产生2GHz时钟时，边沿之间的抖动< 100fs。分析和仿真结果表明，要达到这一抖动指标，设计难度远远高于预
2009-04-22 09:35:13296 
摘要：该应用笔记提出了超低抖动时钟合成器的一种设计思路，其目标是产生2GHz时钟时，边沿之间的抖动< 100fs。分析和仿真结果表明，要达到这一抖动指标，设计难度远远高于预
2009-04-25 09:54:26482 
摘要：该应用笔记提出了超低抖动时钟合成器的一种设计思路，其目标是产生2GHz时钟时，边沿之间的抖动< 100fs。分析和仿真结果表明，要达到这一抖动指标，设计难度远远高于预
2009-05-08 10:19:03431 
理解不同类型的时钟抖动
抖动定义为信号距离其理想位置的偏离。本文将重点研究时钟抖动，并探讨下面几种类型的时钟抖动：相邻周期抖动、周期抖动、时间间隔误
2010-01-06 11:48:111608 
要为 RF 系统设计基准输入电路证明是棘手的事情。难题之一是在满足时钟的保护、缓冲及分配要求的同时也要保持输入时钟的相位噪声性能。本文将说明怎样设计一款 10MHz 基准输入电
2013-05-20 15:49:0650 全球领先的高性能信号处理解决方案供应商，最近推出一款高性能时钟抖动衰减器HMC7044，其支持JESD204B串行接口标准，适用于连接基站设计中的高速数据转换器和现场可编程门阵列（FPGA）。
2015-09-09 11:20:061284 
配置控制器局域网络(CAN)位时序，优化系统性能
2016-01-07 16:18:570 使用多个时钟时，如何改善系统性能？在使用同一时钟源产生多个时钟时，一个常见的问题是噪声，通常表现为存在于噪底之上的杂散，这是因为单一时钟源被倍频或分频为多个时钟。偏移各时钟的相邻沿可以降低噪声杂散，或者完全消除杂散，这具体取决于系统的时序裕量。
2017-02-16 01:09:121615 的系统设计，如在某些情况下系统性能极限由系统决定时序裕量。所以对时序抖动有很好的了解在系统设计中变得非常重要。总抖动可以随机抖动和确定性抖动分离组件。我们将不讨论抖动的组件本申请说明。我们将专注于不同类型的时钟
2017-04-01 16:13:186 如果您在通信行业工作，那么您可能很熟悉抖动对系统性能的影响。抖动不仅会降低数据转换器的性能，而且还可在高速数字系统中产生误码。凭直觉判断，给时钟增加噪声会增大系统其它部分的噪声。因此我总是试图通过选择可带来最小附加抖动的组件来最大限度地降低总体抖动。
2017-04-08 04:19:112643 
很多人都知道，抖动（这是时钟边沿不确定性）是不好的现象，其不仅可导致噪声增加，而且还会降低数据转换器的有效位数 (ENOB)。例如，如果系统需要 100MHz 14（最小值）位的 ENOB，我们
2017-04-08 04:51:231266 
引言 要为RF系统设计基准输入电路证明是棘手的事情。难题之一是在满足时钟的保护、缓冲及分配要求的同时也要保持输入时钟的相位噪声性能。本文将说明怎样设计一款10MHz基准输入电路并优化其性能
2017-05-11 08:52:406 本文针对全方位的信号路径系统中的高速全差分运放及高频宽14位模拟/数字转换器的随机及固定时钟抖动，具体分析、研究了超低噪声兼时钟抖动滤除技术。
2018-05-30 09:00:005165 
最新可定制化和提高系统性能产品LMK61XX超低抖动振荡器
2020-05-29 09:10:001889 ADI研讨会:高性能时钟: 解密抖动
2019-08-20 06:05:001656 专注于引入新品并提供海量库存的电子元器件分销商贸泽电子（Mouser Electronics）即日起备货Texas Instruments（TI）的LMK05318网络同步时钟。这款超低抖动单通道
2019-06-20 11:37:033458 TI推出超低抖动时钟发生器，以实现更可靠的电信基础设施设备，设计人员可以优化系统性能，简化设备配置并减少设计周期时间。
2019-08-09 15:10:281653 。在这些应用中，信号处理方案正在达到惊人的速度，并且抖动或时钟边沿的不确定性可能导致传输错误并对系统的整体性能产生不利影响。 ADI公司的新型时钟IC具有超低抖动性能（亚皮秒级），使器件能够提供极其干净的系统时钟，从而显着降低系统关键信号链的噪声。
2019-09-15 16:52:003289 
时钟抖动性能主题似乎是时钟，ADC和电源的当前焦点供应厂家。理由很清楚;时钟抖动会干扰包括高速ADC在内的数字电路的性能。高速时钟可以对它们所接收的功率的“清洁度”非常敏感，尽管量化关系需要一些努力。
2019-09-14 11:24:007712 
一、抖动 抖动分析功能主要应用于高速串行信号的完整性分析，分析测量方差随时间的变化情况。 1、为什么要测抖动？ 抖动会带来误码，干扰时钟恢复、降低系统性能...... 2、测试抖动之前要注意
2020-07-23 15:24:361911 本文针对全方位的信号路径系统中的高速全差分运放及高频宽14位模拟/数字转换器的随机及固定时钟抖动，具体分析、研究了超低噪声兼时钟抖动滤除技术。研究选用双级联PLLatinum架构，配置高性能压控振荡器（VCXO），很好地实现了降噪和时钟抖动滤除的作用。
2020-09-23 10:45:002 DN514 - 一款用于 RF 系统的坚固型 10MHz 基准时钟输入保护电路和分配器
2021-03-19 06:30:497 具 PLL 的 5 输出超低抖动时钟分配器提供独特的多芯片输出同步方法
2021-03-19 10:54:5010 寻找合适的基准时钟分配
2021-03-20 17:11:487 超低抖动时钟的产生与分配
2021-04-18 14:13:518 如何使他们的整个线路卡能够支持最大吞吐量，而为基准时钟产生的随机抖动分配尽可能小的允许量。针对基准时钟，对于一条25GbE的链路（集成范围
2021-11-24 14:37:191551 作者: Richard Zarr
如果您在通信行业工作，那么您可能很熟悉抖动对系统性能的影响。抖动不仅会降低数据转换器的性能，而且还可在高速数字系统中产生误码。凭直觉判断，给时钟增加噪声会增大系统
2021-11-23 17:45:071769 
近期，安森美(onsemi)进行了一系列电源在线直播，从功率因数、建模、仿真、验证、LLC谐振、同步整流等不同方面深入探讨如何优化电源能效和系统性能，包括专门针对汽车和工业应用的3相PFC方案，助电源设计人员解决能效挑战，满足不同应用需求。
2022-01-07 17:27:002224 KOYUELEC光与电子提供技术支持，有容微电子GM50101：超低附加抖动时钟缓冲器。
2022-05-07 11:40:151071 超低抖动时钟发生器如何优化串行链路系统性能
2022-11-04 09:50:150 时钟抖动解秘—高速链路时钟抖动规范基础知识
2022-11-07 08:07:301 本应用笔记介绍了超低抖动时钟频率合成器的设计思路。目标性能在2GHz时<100fs的边沿到边缘抖动。讨论和仿真测试结果表明，目标抖动比最初预期的更难实现。讨论组件变量和权衡，以用于未来的开发工作。
2023-01-16 11:09:56877 
GRANDMICRO有容微电子GM50101：超低附加抖动时钟缓冲器
2023-03-02 11:06:16661 
抖动和相位噪声是晶振的非常重要指标，本文主要从抖动和相位噪声定义及原理出发，阐述其在不同场景下对数字系统、高速串行接口、数据转换器和射频系统的影响。 1. 抖动和相位噪声 1.1. 抖动
2023-03-10 14:54:32657 
抖动和相位噪声是晶振的非常重要指标，本文主要从抖动和相位噪声定义及原理出发，阐述其在不同场景下对数字系统、高速串行接口、数据转换器和射频系统的影响。
2023-03-26 09:09:11693 
高速串行链路的表征取决于SI工程师发现、理解和解决严重抖动问题的能力。在本讨论中，我们假设 PHY（物理层）或 SerDes（串行器-解串器）设备的时钟和数据恢复 （CDR） 模块符合适用于该设备
2023-04-03 11:27:21995 
系统时序设计中对时钟信号的要求是非常严格的，因为我们所有的时序计算都是以恒定的时钟信号为基准。但实际中时钟信号往往不可能总是那么完美，会出现抖动(Jitter)和偏移（Skew）问题。
2023-04-04 09:20:561637 ) 频带内和频带外 (VCO) 噪声的影响。基准时钟发生器的相位噪声性能需要在PLL环路带宽内和带宽外都表现得很出色，以符合更加严格的抖动技术规格要求。
2023-04-17 10:37:30357 
电子发烧友网站提供《时钟抖动对ADC性能有什么影响.pdf》资料免费下载
2023-11-28 10:24:101 等应用已集成越来越多的PCIe终端，矽力杰新一代高性能PCIe时钟缓冲器SQ82100可以为系统提供20路超低附加抖动的LP-HCSL参考时钟，能够简化系统布局，进一步提高
2023-12-20 08:19:38240 
电子发烧友App
工商网监
评论