如何对PCI-Express总线的SSC(扩频时钟)进行验证

如何进行PCI-Express的一致性测试和分析:PCI-Express串行标准越来越广泛地在计算机行业应用，作为芯片与芯片之间，系统与插卡之间，系统与系统之间的高速连接，由于不同设备可能由不同的厂商提供，为了保证设备之间可靠的互联互通，必须对其接口进行一致性测试。同时高速串行信号容易对系统内部或者外部产生EMI辐射和干扰，PCIE标准定义了SSC(扩频时钟）来减少EMI，但是SSC如果使用不当的话也可能会影响接口互联的可靠性。本文介绍如何根据PCIE的标准及其众多的子标准定义的测试规范和分析方法进行一致性测试，同时讨论如何对SSC(扩频时钟)进行验证和分析。
关键词：PCI-Express，PLL（锁相环），时钟恢复，眼图，抖动，模板，SSC（扩频时钟）。
引言：随着计算机及通讯设备的性能要求越来越高，传统的低速的并行总线如PCI等的数据吞吐量已经无法满足要求，PCI Sig组织联合了一线的芯片厂商和测试测量仪器厂商制定了PCI-Express Rev1.0的规范，将串行数据速率提高到2.5Gbps,数据带宽提高到32个Lane即80Gbps，而且明确要求对宣称支持该规范的芯片和接口进行一致性测试，在PCI-Express Rev1.0A的规范实施后，PCI Sig又对规范进行了更新，Release了PCI-Express Rev1.1的规范，对抖动测试方法作了修改。同时，对于PCI-Express在不同环境上的实现，又制定了相应的子规范，如Base,CEM,Express module,cable等。最近，PCI Sig组织在讨论和制定PCIE 2.0的规范，将数据速率提高到5Gbps.并制定了相应的眼图和抖动分析方法. PCI-Express规范的不同版本及其子规范有合起来有9个以上，往往使测试工程在对不同的PCIE实现选择何种标准无所适从。