基于FPGA的GPS同步时钟装置的设计

在介绍了GPS 同步时钟基本原理和FPGA 特点的基础上，提出了一种基于FPGA 的GPS
同步时钟装置的设计方案，实现了高精度同步时间信号和同步脉冲的输出，以及GPS 失步后秒脉冲的平滑切换，给出了详细设计过程和时序仿真结果。
全球定位系统（GPS）是一种基于卫星的全天候、被动式导航系统，由于其精度高、使
用经济简单等特点，已经成为目前应用最为广泛的一种定位和授时系统。GPS 同步时钟就是一种利用GPS 提供的位置和时间等信息，经过解码，将标准的时间信号输出给用户设备的装置，在电力、通讯等领域有着重要的应用。另外，根据不同的应用需要，同步时钟还可以提供时间和定位信息的显示以及时、分、秒同步脉冲的输出等功能。
现场可编程门阵列（FPGA）是一种大规模、高速、低功耗、可反复编程的集成电路芯
片，是目前中小型系统提高集成度和可靠性的最佳选择之一。FPGA 的时钟频率可以达到几百兆赫兹，再加上并行处理的特性，可以达到很高的处理速度，使其非常适合应用于像同步时钟之类对时间精度有较高要求的实时系统。此外，FPGA 集成度高，可以将系统中很多外围接口芯片集成到片内，减小了制板面积，有利于降低成本，减少功耗，提高系统的稳定性。同时，很多FPGA 芯片支持在系统编程，这给系统开发提供了很大的灵活性，并且使维护和升级更加方便。
在综合分析GPS 同步时钟应具备的主要功能和FPGA 特点的基础上，本文提出了一种基
于FPGA 的GPS 同步时钟装置的设计方案，实现了高精度时间信号和时、分、秒同步脉冲的输出，时间信息的显示，以及GPS 失步指示等功能。以FPGA 作为系统核心，取代目前应用较多的以单片机为核心的控制和数据处理单元，在减小系统体积、降低开发和维护成本以及提高系统稳定性的同时，提高了数据的处理速度和同步精度，并实现了输出秒脉冲在GPS失步时的平滑切换。