Quartus II软件12.0的新功能详解

　　对于CPLD、FPGA、SoC FPGA以及HardCopy ASIC设计，Quartus II软件12.0是业界性能和效能首屈一指的软件。与以前版本相比，这一版本的软件在28-nm高密度FPGA设计上的编译时间缩短了近4倍，继续在业界保持了效能优势。Quartus II软件12.0还包括对基于ARM的Cyclone V SoC FPGA的初次支持，以及对最新28-nm器件——Stratix V、Arria V和Cyclone V器件的扩展支持。

　　（1）业界领先的编译时间

　　近10年来，对于高端FPGA，Quartus II 软件一直保持了业界最快的编译时间，平均每年缩短20％。不断的改进进一步增强了Quartus II软件特性，例如，集成综合、高级布局布线算法、多处理器支持以及TimeQuest时序分析器等。这一版本的发布也是Altera持续关注缩短编译时间的另一实例。图1显示了Quartus II系列软件相对编译时间的改进。

　
　图1.各个版本软件相对编译时间的改进

　　与以前的版本相比，对于28-nm器件，Quartus II软件12.0在编译时间上有了显著的改进。采用这一版本软件，目标器件是Stratix V FPGA的设计在编译时间上平均缩短了35%，进一步提高了fMAX性能。而且，目标器件是Cyclone V和Arria V FPGA的设计在编译时间上平均缩短了25%。

　　（2）Qsys系统集成工具

　　用户采用经过增强的Altera Qsys系统集成工具，改进了系统设计，简化了设计重用。Qsys基于网络芯片（NoC）技术，支持用户把系统和知识产权（IP）连接起来，高效的开发分层系统。Qsys支持业界标准接口，包括，Avalon和ARM AMBA AXI™接口，使用户能够在他们的设计中混合使用IP内核和各种不同的接口，并使之相匹配。最新版Qsys增加了对AXI-3接口协议的支持，还包括了更多易于使用的特性，例如： 系统脚本应用程序接口（API）支持 ；Qsys中的PCI Express （PCIe） Gen3 x4 IP支持

　　（3）Cyclone V SoC FPGA器件支持

　　SoC FPGA使用宽带干线互联，在FPGA架构中集成了基于ARM的硬核处理器系统（HPS），包括处理器、外设和存储器接口。这些器件同时实现了硬核IP的性能和低功耗特性以及可编程逻辑的灵活性。Quartus II软件12.0中的支持包括： 初次Cyclone V SX SoC FPGA编译支持 ；Qsys中的AXI接口支持 ；硬件处理器系统（HPS）接口总线功能模型； HPS外部存储器控制器仿真 ；HPS外设I/O引脚选择和验证 。

　　（4）Arria V和Cyclone V FPGA器件支持

　　Arria V FPGA是低功耗FPGA，其性能非常适合满足对于需要6-Gbps到10-Gbps范围收发器的应用需求。Cyclone V FPGA是业界功耗最低、成本最低的28-nm FPGA。采用Quartus II软件12.0，与以前版本相比，目标器件是Cyclone V和Arria V FPGA的设计在编译时间上平均缩短了25%。此外，还扩展了Arria V和Cyclone V FPGA系列的器件支持，包括： 5CEA7和5CGTD7 （150K逻辑单元） ；5CEA9、5CGXC9和5CGTD9 （300K逻辑单元） ；5AGTD7的最终引出（500K逻辑单元） 。

　　（5）Stratix V FPGA器件支持

　　Altera 28-nm Stratix V FPGA在高端应用中实现了业界最大带宽和最高系统集成度，非常灵活，降低了成本和总功耗。采用Quartus II软件12.0，与以前版本相比，目标器件是Stratix V FPGA的设计在编译时间上平均缩短了35%，进一步提高了fMAX性能。而且，这一版本的软件还扩展了对Stratix V系列的支持，包括对以下Stratix V GX和Stratix V GS FPGA产品器件的编程支持：5SGXA7、5SGSD5、5SGXA4、5SGXA3、5SGXA5和5SGSD4 （F40）。