- 试用手记：为国产FPGA正名(五，外扩SFR使用)

图2

Datasheet中标明的sfrack信号其实无法直接从例化的51硬核中找到接口，于是特权同学干脆直接生成的IP核例化文件中把它手动引出来了，在自定义逻辑中对这个信号做了一些测试，也发现了该信号的使用方法。

代码如下：

reg[7:0] sfcnt;     //延时等待计数器，以50MHz为时钟单位计数
wire sfrack;        //SFR 读写等待信号

always @(posedge clk_50m or negedge rst_n) begin
    if(!rst_n) sfcnt <= 8'd0;
    else if(sfrwe) sfcnt <= sfcnt+1'b1;
    else sfcnt <= 8'd0;
end

assign sfrack = (sfcnt == 0) | (sfcnt > 8'd23);
//等待n个指令周期，则sftcnt要大于(n*12-1)

该代码实现在sfrwe即SFR寄存器写选通信号到来后，用计数器sfcnt进行计数，然后相应的对需要延时等待的8051指令周期数通过控制sfrack为低电平实现。

分别设置了sfcnt>8’d16、sfcnt>8’d24、sfcnt>8’d23得到sfrwe的波形如图3、图4、图5所示。

2011-5-25 11:44:14 上传

下载附件 (16.41 KB)

图3

2011-5-25 11:44:15 上传

下载附件 (16.47 KB)

图4

2011-5-25 11:46:24 上传

下载附件 (16.28 KB)