好噪声？坏噪声？教你认识ADC输入噪声

　　引言

　　所有模数转换器（ADC）都有一定数量的折合到输入端的噪声——它被看作一种与无噪声ADC的输入端串联的噪声源模型。不能把折合到输入端的噪声与量化噪声相混淆，量化噪声仅在ADC处理随时间变化的信号时有意义。在大多数情况下，输入噪声越小越好；但是在有些情况下，输入噪声实际上对提高分辨率是有帮助的。如果现在你觉得这似乎没有道理，那么请阅读本文以弄明白有些噪声怎样可以是好噪声。

　　折合到输入端的噪声（编码变迁噪声）

　　实际的ADC在许多方面与理想的ADC有偏差。折合到输入端的噪声（又称作有效输入噪声）无疑是偏离理想值，它对ADC总传递函数的影响如图1所示。当模拟输入电压增加时，“理想的”ADC（如图1a所示）保持一个恒定的输出编码直到达到一个变迁区，在那一点上输出编码立刻跳变到下一个量化值，并且一直保持到达到下一个变迁区域。理论上理想的ADC具有零编码变迁噪声，并且变迁区域的宽度等于零。实际的ADC有一定数量的编码变迁噪声，因而具有有限的变迁区域宽度。图1b示出编码变迁噪声宽度约为一个最低有效位（LSB）峰峰值（P-P）噪声的情况。

　　

　　图1. 编码变迁噪声（折合到输入端的噪声）及其对ADC传递函数的影响

　　从内部结构来看，所有ADC电路都会由于电阻器噪声和“kT/C”噪声而产生一定数量的有效值（RMS）噪声。这种噪声，甚至对于直流输入信号也会出现，认为是造成编码变迁噪声的原因，现在通常称作折合到输入端的噪声。折合到输入端的噪声最常用的表征方法是检查大量输出采样的直方图，同时ADC的输入端保持在一个恒定的直流值。最高速或最高分辨率ADC的输出是编码的分布，通常集中在直流输入标称值的周围（见图2）。

　　为了测量折合到输入端的噪声的数量，要将ADC的输入端接地或连接到一个深度去耦的电压源，然后采集大量的输出采样并且将其绘制为直方图（如果 ADC的输入标称值为0 V，则称之为输入接地直方图）。由于该噪声是近似的高斯（Gaussian）分布，所以该直方图的标准偏差σ可以计算，它相当于RMS输入噪声。欲获知如何从直方图数据计算σ值的详细介绍，请见深入阅读资料6。通常的做法是用LSB 的RMS来表示这种RMS噪声，相当于折合成ADC满度输入范围的RMS电压。如果模拟输入范围以数字量或个数来表示，那么输入值（例如，σ）可以用 LSB的数量来表示。

　　

　　图2.折合到输入端的噪声对ADC的输入接地直方图的影响，该ADC具有很小的DNL

　　尽管ADC内在的微分线性误差（DNL）会造成与理想的高斯分布的偏差（例如，图2中有一些DNL是很明显的），但应当至少近似于高斯分布。如果有显著的DNL偏差，那么应对于几个不同的DC输入电压进行平均计算σ值。如果编码分布明显是非高斯分布的，例如有大而明显的波峰或波谷，这就表明对ADC 设计得不好，或很可能是印制电路板（PCB）布线不好，接地技术差，或电源去耦不正确（见图3）。出现麻烦的另一个迹象是，当ADC的直流输入超过ADC 的输入电压范围时使高斯分布的宽度剧烈变化。

　　

　　图3. 对ADC设计的不好以及其PCB布线、接地或去耦不好时的输入接地直方图