关于EMI的实战设计技巧详解

前言

EMC（电磁兼容），包含EMI（电磁干扰）和EMS（电磁抗扰度）两大部分。本文重点讲述EMI的实战设计技巧。

实战设计技巧

环路要小

当存在一个磁场时，一个由导电材料形成的环路充当了天线，并且把磁场转换为围绕环路流动的电流。电流的强度与闭合环路的面积成正比。较小面积的环路中通过的磁通量也少，感应出的电流也较小，因此环路面积必须最小。保持信号路径和它的地返回线紧靠在一起将有助于最小化地线环路，避免出现潜在的天线环。每根信号最好能做到与地的回流路径最短，回路面积越小，信号的抗干扰能力越强，对外的EMI也达到最小。敏感信号用地包住，这样包地即提供了信号最短回流路径，也能消除与其它相邻信号的干扰。比如时钟信号，高频信号等，在PCB设计时进行包地处理，并打些地孔，可有效降低EMI。包地处理如下：

第二种环路，出现在板级连接的场合。如智能机顶盒产品，在STB主板和EOC主板或者WIFI模块连接时，会在GND链路形成一个板级环路。可以在GND中间串接一个电感或者铁氧体磁珠进行隔离。

第三种环路，通过双绞线电缆传输信号时，每对差分发射／接收都形成一个环路，因双绞线紧密耦合，对于链路的电缆部分而言环路面积很小。需要保持紧密耦合，减小环路面积。

增加旁路电容

因CMOS电路在时钟转换期间吸收的电流要高出平均流耗10mA的标准，而在时钟转换周之间的流耗非常低甚至为零。所以辐射限制方法是电压和电流的峰值，不是平均值。在时钟转换过程中从电源至芯片电源引脚额电流浪涌是一个主要的辐射源，近端位置增加旁路电容，那芯片所需的电流直接由该电容器提供，避免了电流浪涌的产生，减小了噪声。在芯片电源管脚、I／O口、重要信号接口等位置增加旁路电容，有助于滤除集成电路的开关噪声。芯片电源管脚增加旁路电容（0．1uF）处理，电容要靠近管脚摆放，如下：

管控好阻抗匹配

高速信号通过一根传输线并在该传输线上遇到特征阻抗的变化时，一部分信号会被反射回信号源，另一部分信号将沿原来的方向继续传输，反射的信号将会导致辐射。

信号线和接地平面之间存在信号，辐射可以由信号走线或者接地平面的中断所引起，所以要注意信号走线下方的接地平面是否完整。信号线下面的地要完整，要有完整的参考面。信号电流经过一个低阻抗的路径返还其驱动源，能够有效减小辐射，而且由于地层的屏蔽作用，使得电路对外辐射的灵敏度也会降低。如果两个电路的参考电平不一致，就会产生功能问题，如噪声容限和逻辑开关门限电平紊乱，这个接地噪声电压就会导致地环路干扰的产生。

PCB板叠构设计：在多层 PCB 中，推荐把电源面和接地面尽可能近的放置在相邻的层中，它等效于一个均匀分布在整个板上的去耦电容。速度最快的关键信号应当放在临近接地面的一边，非关键信号则布放在靠近电源面。

做好阻抗管控，减少信号反射，降低辐射，如差分100ohm阻抗，USB 90ohm阻抗，DDR 50ohm阻抗，RF 50ohm 阻抗，EOC 同轴75ohm阻抗等，重要信号做好包地处理。

常用4层板PCB叠构处理如下：

做好屏蔽

屏蔽是最好的解决EMI问题的有效方法。辐射源屏蔽，能够极大限度的解决EMI问题。在干扰源和干扰对象之间插入一金属屏蔽物，以阻挡干扰的传播。可以做好预留设计。下图为5G WIFI增加金属屏蔽盖的处理：

电源处理

电源DC－DC芯片的VIN管脚，合理配置电容，减小输入电源的EMI；在输出端合理配置电感或铁氧体磁珠，这样电路动态功率将从近端的电容获取，而不是从远端的电源获取，降低了噪声干扰。电源平面和地平面尽量完整，不要琐碎孤铜。下图为TI DC－DC三路电源芯片VIN管脚的处理，近端位置摆放10uF电容：

实战现场DEBUG技巧

以25MHz倍频超标频点为例，如下图所示：

超标频点，均是25MHz的倍频点，分析整个产品的工作频率，以太网的工作频率是25MHz，或者CPU的时钟为25MHz，就要想办法进行抑制解决。

解决措施：

A：以太网25MHz工作频点，包括MII接口TX、RX时钟，需要增加串阻和对地电容。数据线增加22ohm／33ohm串阻降低峰值辐射。