Three-wire receive - 基于MSP430的三线串行接口通信系统

Three-wire receive ： 当三线串行接口的使能信号线有效后（ 高电平有效或低电平有效） ， 在同步时钟的触发下（ 上升沿或下降沿） 对数据信号线进行采样， 采样得到的数据位经过一个8 位移位寄存器实现串/并转换， 转换后的8 位并行数据存放到接收FIFO 中。接收FIFO 的大小为128 B， 接收FIFO 的使用使得三线串行接口具备了数据缓存功能， 不必担心单片机和FPGA 接口速度匹配问题导致的数据丢失。当三线串行接口的使能信号由有效变成无效时，接收模块向系统发送“ 三线数据接收结束” 中断， 该中断信号直接与单片机的外部中断连接， 从而单片机可以快速响应该中断通过APB 总线读取接收FIFO 中的数据。图5 是三线接收模块的构成框图。

Three-wire clock 三线时钟模块：
该模块实际上是一个时钟分频模块。由于FPGA 系统采用的系统时钟频率为50 MHz ， 本设计需要的三线串行模块的时钟频率是由系统时钟频率经分频得到[ 5]。为了实现可调的三线时钟频率， 要求分频系数可调。分频系数存储于一个32 bit 的分频寄存器中， 通过三线串行接口模块中的寄存器配置能修改该分频系数。

通过ISE 自带的ISim 仿真器对三线串行接口时序产生单元做了功能仿真， 仿真图如图6 所示。

 

3.2 单片机控制三线串行接口寄存器

MSP430 单片机在测试仪中起到控制和配置三线串行通信参数的作用， 这是通过单片机读写APB 总线上挂接的三线串行接口配置寄存器组来实现的。本设计自行定义了配置寄存器的地址和功能。以三线串行接口LINE1 寄存器组为例来介绍配置寄存器：LINE1 寄存器组包括了发送相关的7 个寄存器， 分别用于控制三线串行接口的发送参数。如表1 所示，LINE1_CLK 寄存器是一个32 位的寄存器， 其访问地址为0x14 ， 属于LINE1 寄存器组， 通过配置LINE1_CLK 寄存器可以很容易调整三线串行接口的时钟频率， 其调整范围可以从0~1 MHz, 这可以通过调整分频系数寄存器来计算。

3.3 上位机软件设计

上位机软件主要划分成几个模块： 数据收发单元、配置文件、RS232 通信动态链接库、图形用户接口。其中图形用户接口是软件的主程序， 在该程序中可以调用其他程序[ 6]。比如可以调用数据发送程序来发送三线串行数据， 也可以调用配置程序来配置三线串行接口的通信参数等。图7 是上位机软件的系统架构图。

三线串行接口配置软件功能包括调整三线串行总线频率f、调整三线时序中的t1、t2、t3以及总线信息设置等。三线发送软件功能包括数据发送的模式和方式， 如手动发送、自动发送等模式， 以ASCII 或HEX 方式发送等。

本文通过介绍三线串行接口通信原理， 给出了三线串行通信接口测试仪的硬件电路和软件设计。针对传统三线串行接口电路资源占用过多且不够灵活的缺点，构建了基于MSP430 单片机和FPGA 的三线串行通信测试仪， 详述了其组成模块及工作方式。本方案设计合理可行， 优点突出， 满足了实际应用要求。目前， 此测试仪已研制出样机并成功应用于某航天型号项目的通信测试平台中。