基于FPGA短波差分跳频信号发生器的设计

 

　　0 引言

　　差分跳频(DFH)是一种新的短波跳频技术，它主要归结为一种G函数算法，这种G函数集跳频图案、信息调制与解调于一体。它的通信机理与常规跳频完全不同，较好的解决了数据速率和跟踪、干扰等问题，代表了当前短波通信的一个重要发展方向。鉴于此，在研究G函数算法原理的基础之上，重点对短波差分跳频信号的发生器进行基于FPGA的整体优化设计，并在软件和硬件环境下进行仿真与实现，从而指导工程实践。

　　采用差分跳频技术不仅改变了短波电台由于信道带宽窄、空中信道时变多径特性而导致的低速率数据传输的局面，而且极大地提高了抗跟踪干扰的能力，代表了新一代短波通信技术的发展方向。考虑到使用FPGA器件进行数字系统设计，不仅可以简化设计过程，而且可以降低整个系统的体积和成本，增加系统的可靠性，本文对短波差分跳频信号的发生器进行基于FPGA的整体设计。

　　1 G函数算法原理

　　差分跳频系统的关键技术在于G函数的实现。差分跳频G函数的特点是利用跳频频率的相关性来携带待发送的数据信息，同时所产生的频率序列具有良好的随机性和均匀性。常规的G函数表达式为：

　　

 

　　式(1)是利用前后跳频Fn，Fn-1之间的相关性来携带数据信息Dn，如图1所示。另一种G函数算法是由前一跳的频率、m序列和数据信息Dn来决定当前的频率值Fn，如图2所示，其数学表达式为：

　　

 

　　G是一个特定的函数，由它决定差分跳频的算法。由此可见，m序列控制的G函数算法在相邻跳变频率之间通过数据序列建立了一定的相关性，亦即相邻频率的相关性携带了待发送的数据信息，Dn可取1～4bits。

　　

 

　　例如，当传输的数据信息Dn取2bits时，对Dn编码见表1。

　　

 

　　设每跳传输2bits，跳频频点数为N=64时，将频率集K分成4个子集，每个子集包含16个频点，分别为K1：0～15;K2：16～31;K3：32～47;K4：48～63。

　　m序列控制跳频序列在不同的子集上跳变，控制关系如表2所示。

　　

 

　　m序列的两位控制数可以表示为m2m1，则整个频率集肚的跳变规律描述如下：

　　设传输的数据经编码后为D2D1，当前频点为q，则下一跳频点q’为：

　　

 

　　在满足表2控制关系的基础上，如果第刀跳与第n-2跳的频点相同，则放弃当前m序列的控制作用，将跳频子集变换，用(q’+N/4)modN代替q’的值。