基于声卡的QPSK信号的实时软解调

 

　　近几年来，PC机的各项技术得到了迅速发展，CPU的计算速度、内存容量都大幅度提高，其数字信号处理能力已经完全可以满足对常规通信信号的实时解调。将调制解调器设计在声卡上而不是DSP芯片上，有很多好处：首先，声卡廉价易得，充分利用卡上的line in、mic in、line out、spk out等端口，可以实现多路信号的实时解调，一卡多用;其次，优化后的解调软件占用CPU的时间很少，可以在接收数据的同时从事其他工作;第三，不受存储空间的限制，用高级语言编程，设计周期短。另外，这种设计方案与硬件平台无关，软件升级周期短。本文正是基于这种思想，抛开DSP器件，以PC机为硬件平台，实现对QPSK信号的实时解调，系统框图如图1所示。

　　

 

　　图1中，接收机输出的基带信号经PC机声卡采样后得到离散化的数字序列。对信号的采样可调用Windows的API函数对声卡进行控制，包括采样频率、缓存大小、每次读入的字节数等，具体实现可参看相关资料，本文不再赘述。图1中的解调软件部分是本文讨论的重点，它完成对信号的数字化实时解调功能，其数字化解调原理如图2所示。

　　

 

　　软件AGC

　　软件AGC用于跟踪信号外包络变化实现对衰落的补偿。本文采用图3所示对数AGC。

　　

 

　　图3中的对数AGC用软件实现时，A(n)的计算采用下式。

　　log{A(n+1)}=log{A(n)}+α[log{R}-log{|A(n)x(n)|}]

　　图中，x(n)是软件AGC的输入信号，y(n)是输出信号;A(n)是AGC的增益控制变量;α和R为常量，取值根据设计要求在补偿速度和稳定性之间取折中，当要求补偿速度迅速时，取较大的值，反之，取较小的值。

　　DFPLL载波频率恢复

　　在位同步点附近，存在信号的码间串扰问题。DFPLL的基本思想就是，对于每个码元，利用位同步附近的采样点计算码元的相位，并根据基带信号码元的相位特点，计算出参考载波与信号载波的差值，利用此差值调整VCO的相位，进行载波恢复。

　　设QPSK信号的第n个码元在位同步点处的相位信息为：，其中，i=0,1,2,3,θ(n)为第n个码元的相位偏移。要得到相位误差，需要去除相位信息中的信息分量πi/2，通过观察QPSK星座图可以发现，相邻星座点间的相差总在π/2附近，于是用如下方法可以去除信息分量。令，并令，其中，mod表示求余，ξ(n)是单个码元的相位误差。如果采样频率为Fs，码元速率为fb，则该码元每个采样点的平均相位误差为e(n)=ξ(n)/(Fs/fb)。平均相位误差送入环路滤波器，滤波结果由系数k调整后，送入VCO进行相位增量调整，当e(n)稳定在一个较小值附近时，DFPLL处于锁定状态。环路滤波器采用一阶RC低通滤波器。由于其输入为相位估计器，考虑来自相位估计器的相位差值信号以码元速率fb变化，其截止频率应在fb附近，用冲激不变法设计归一化系统函数为：。滤波器的截止频率和增益k对捕获时间和环路的稳定性都有影响，调整这两个参数，使之达到最佳状态。