多核嵌入式处理器开发工具

 

　　多核处理器的应用将为设备制造厂商解决复杂和成本问题并快速开发丰富多样的功能找到新的有效途径，对多核编程和调试的支持力度也正在日益增加。实时操作系统(RTOS)和工具供应商正在不断改进以模型为主导的设计、虚拟原型以及C语言编译。现在我们来一一介绍目前各大公司对多核开发推出或升级的产品和支持服务。

　　QNX的多核分割技术

　　QNX软件系统公司创建于1980年，总部在加拿大。QNX继续着正确的选择-在正确的时间选择正确的创新之路。随着市场重心转变到对于双核和多核处理器的应用，QNX果断地预测多核架构正在成为迎合性能、功率和系统整合性等方面挑战的先进的解决之道。多核硬件的出现改写了过去通常使用单处理器设计的嵌入式软件开发商的规则。由此，获得针对多核平台的最优解决方案变得空前重要。

　　基于大范围可升级的QNX Neutrino? RTOS，客户可以在一个丰富的多处理器解决方案组合中选择并应用最适合其产品需求的模型。除了提供不对称(AMP)和对称多处理(SMP)能力，QNX还倡导一个创新的结合了SMP的高级资源管理和AMP的应用控制的混合功能-Bound Multiprocessing(BMP)，BMP是一个打破常规的、简化了核迁移并对多核以及更高级设计具有前瞻性证明的先进技术。

　　QNX 针对多核处理器的首个安全的存储器和CPU分割功能。分割功能经常出现在安全性非常重要的应用中，因为它能确保CPU时间和存储器所用的资源，并保证当某一部分发生问题或受到入侵时，不会影响应用中的其余部分。

　　分割目前仅限于单处理器，将分割信息传达给多核系统是一件很困难的事情，因为需要在多个处理器间复制分割信息。将所有信息转移到多核是项全新的尝试，这需要设计人员灵活地将分割信息映射到多核架构上。

　　借助QNX公司的多核分割技术，Neutrino RTOS的用户可以将一个处理器分割成两个部分，当然，用户也可以选择一个分割部分包含多个处理器。该技术可用于具有相似架构的对称多核系统。

　　上述分割技术可以处理多达8个相同内核，而且针对某些架构，这个数字甚至可以高达32个。目前该技术支持ARM、MIPS、PowerPC和X86处理器。此外，用户还可选用QNX公司现有的“混合多处理(BMP)”功能，该功能将特定的线程或应用锁定在一个特定的CPU内核组内。QNX公司的Momentics套件提供的可视化工具，则有助于优化和调试多核设计。

　　风河系统Workbench

　　风河系统公司目前也在其Workbench On-Chip Debugging Edition产品中加入了对多核的支持。该产品包含一个可联网、基于JTAG接口的在线仿真器，能支持多核和多处理应用。

　　该产品包含一个可联网、基于JTAG接口的在线仿真器，可以在单个扫描链上连接多达128个处理器，而且能同时调试多达8个这样的内核，能进行对称或非对称多处理。用户可以在单一调试环境中调试多个内核。

　　最新的Workbench 2.6.1 On-Chip Debugging Edition版本能支持更多数量的新型处理器，包括Broadcom SiByte系列中的几款、英特尔Xscale IOP342、飞思卡尔MPC8641D 2.0T以及PASemi的PA6T-1682M。另外，该版本允许用户在不需要内核指令的情况下调试Linux内核、用户程序和共享库，而且它还提供新的Eclipse插件“浏览”工具。

　　ARM Realview开发环境

　　IP供应商倒是早早就为多核做好了准备。行业领头羊ARM在2005年就推出多核处理器ARM11 MPCore，它可以配置成包含1个到4个处理器，具有高达2600Dhrystone MIPS的性能。瑞萨计划在2008年大量生产采用ARM11 MPCore处理器的第一种产品，其主要目标是数字家庭电子产品和办公室自动化系统。

　　ARM Realview开发环境同时支持单核和多核应用。不久前，ARM公司宣布了RealView开发工具套件3.1版的许多新增功能，其中包括首次支持最新的Cortex-M1处理器。Cortex-M1是针对FPGA而设计的一款ARM产品。

　　Realview 3.1还增强了对ARM CoreSight调试与跟踪技术的支持力度：为调试与跟踪增加多个跟踪数据流，并减少引脚数目;增加了用于ARM Neon SIMD架构的向量化编译器;提供用于微控制器应用的新型microlibC库。新版Realview还支持ARM DSP指令集扩展;性能有了更大的改进，并针对ARM处理器进行了调整;进一步增强了Eclipse项目管理。

　　Tensilica公司

　　可配置处理器的IP提供商Tensilica公司IP核的尺寸更小，可灵活配置总线、缓存、指令集、执行数据路径、I/O端口和寄存器，因此也更容易实现多核架构，其已有的成功应用更为惊人，在Cisco的CRS-1 Terabit路由器中，Cisco的工程师用188颗Tensilica Xtensa处理器内核搭建出了SPP(SiliconPacket Processor)引擎，处理能力高达40Gbps，在16插槽的线路卡机架中，可以实现1.2Tbps的总交换容量。Tensilica的处理器还能够与ARM、MIPS处理器集成在一起，构成非对称多处理器架构。