基于TMS320VC5410的实时信号处理系统的设计

结合为搭建IP电话原型机而研制的DSP板卡，对TMS320VC5410的接口设计及bootloader设计方法进行了研究，从系统的角度探讨了如何进行DSP周边接口设计，进而开发了一个高速DSP实时信号处理通用平台。
关键词：数字信号处理器，flash存储器，通用串行总线，可编程逻辑器件，引导程序
　　

　　TMS320VC54X是TI公司专为无线通信应用而设计的DSP芯片，具有处理速度高、功能强、性价比好，以及速度功耗比高等特点，在工程界得到广泛的应用。这里，结合本人为搭建IP电话原型机而研制的DSP板卡，以德州仪器公司的TMS320VC5410（简称VC5410）为核心器件，从系统的角度探讨了如何进行DSP周边接口设计，进而开发了一个高速DSP实时信号处理通用平台。

1　TMS320VC5410硬件设计
1．1　总体设计

一个完整的DSP系统必须包括一个最小系统（由电源模块、时钟电路、存储器、模拟接口组成）；为实现快速译码及减小板级尺寸，一般都要以一片CPLD或FPGA代替常用的逻辑电路，形成DSP＋CPLD的开发模式；为实现板级的可测性，一般都要设计JTAG（Joint Test Action Group，见IEEE1149．1）接口；为方便与PC主机间的数据交换，一般要加一个USB（universal serialbus，通用串行总线）接口。
　　图1为本人研制的DSP板卡功能框图。
1．2　电源设计
　　VC5410具有3．3VI／O电压和2．5V核电压。常用的电源解决方案有以下两种：（1）单电源输出，如图2（a）所示。（2）双电源输出，如图2（b）所示。

1．3　存储器设计
1．3．1　程序存储器
　　为运行较大用户程序，板上配置一片Cypress公司的CY7C1021（64Kbyte×16bit、1等待周期）用作程序存储器，其硬件电路连接较为简单，这里不再赘述。程序存储空间在微处理器模式（调试模式）及微计算机模式（独立工作模式）下的配置如图3所示。
1．3．2　数据存储器
　　开发的DSP系统应用板，最终要脱离仿真器独立进行现场作业，这就需要断电后仍能可靠存储数据的Flash作为系统的数据存储器。系统板上电后，引导程序（Bootloader）把DSP应用程序从Flash加载到读写速度较快的SRAM或DSP内部RAM进行工作。板上配置了一片SST公司的SSTVF200A（128Kbyte×16bit）作为数据存储器，用于用户程序的自动装载，其硬件电路连接较为简单，这里不再赘述。数据存储空间配置如图4所示。
　　对于Flash，可以使用专门的编程器对其进行编程，但是这样做不够灵活。该项目的调试过程中，采用DSP集成开发环境CCS及仿真器XDS510将引导程序及用户应用程序写入Flash。
1．4　模拟接口
　　板上配有A／D、D／A接口，A／D、D／A转换采用TLC320AD50。TLC320AD使用过采样Σ－Δ技术提供　　从数字至模拟（D／A）和从模拟至数字（A／D）的高分辨率低速信号转换。
　　TLC320AD50与VC5410的串口0相接完成信号的输入输出，其硬件接口如图5所示。

1．5　USB接口
　　通用串行总线USB是一种快速灵活的总线接口。USB接口的最大特点是易于使用，这也是USB的设计目标。为方便高速DSP板卡与PC机之间交换数据，板上设计了USB接口，控制芯片采用Cypress公司的AN2126S。
1．5．1　USB设备的硬件电路设计
　　USB接于VC5410的HPI，控制芯片AN2126S以主机的形式与DSP进行通讯，其硬件连接如图6所示。
1．5．2　USB设备的软件设计
　　USB设备的软件设计主要包括两部分：一是USB设备端程序，主要完成USB协议处理与数据交换，该程序在TI集成开发环境CCS2．0下用汇编实现；二是PC端的程序（由USB驱动程序和用户服务程序两部分组成）。USB驱动程序在Compuware DriverStudio2．7下实现；用户服务程序在VC6．0下实现。
1．6　JTAG仿真口的连接
VC5410片内具有JTAG边界扫描逻辑，JTAG（Joint Test Action Group，IEEE1149．1）又称JTAG口，JTAG口连接需要和仿真器上给出的引脚一致。TI公司仿真器的14脚JTAG口的引脚如图7所示。一般情况下，用户开发的板子只要引出双排的14脚插针和图7中的一致就可以了，VC5410与JTAG仿真口的连接如图8所示。

1．7　CPLD及其在高速DSP系统中的应用
　　DSP的速度较快，要求译码的速度也必须较快。利用小规模逻辑器件译码的方式，已不能满足DSP系统的要求。同时，DSP系统中也经常需要外部快速部件的配合，这些部件往往是专门的电路，由可编程逻辑器件实现。CPLD的时序严格，速度较快，可编程性好，非常适合于实现译码和专门电路。DSP＋CPLD将成为高速DSP信号处理板卡开发的模式，用CPLD实现译码和专门电路可大大减小开发板的尺寸。
　　本人设计的DSP板卡上采用的CPLD是Altera公司的EPM7128A，属于MAX 7000A系列器件，其主要特点有：CMOSEEPROM工艺，工作电压3．3V，逻辑块阵列8，宏单元128，可用门2500，通过JTAG口实现3．3V的ISP。

    为方便用户ISP及实现快速设计，Altera公司提供了强大而易于使用的CPLD开发工具MAX＋plus II，目前版本已达到10．2。本系统中EPM7128A的设计、仿真、调试及编程都在此环境下完成。
2　VC5410的引导程序设计
　　设计的DSP最终是要脱离开发系统运行的，这就要求设计bootloader程序，在系统上电以后自动从外部加载并执行用户的程序代码。
　　TMS320VC5410的bootloader程序向用户提供了以下5种boot方式：
    （1）8位或16位并行boot方式；
    （2）主机接口boot方式；
    （3）标准串口boot方式（支持8 bit或16 bit）；
    （4）8 bit串行EEPROM boot方式；
    （5）I／O口boot方式（支持8 bit或16 bit）。
　　用户可以在外部存储器中设计自己的bootloader程序，实现程序和数据的转移功能。在我们所设计的系统中，程序存放在外部储存器Flash中，它的存储单元是以字（16bit）为单位的，所以，这里采用了16bit并行boot的方式。下面给出本人在系统调试过程中应用的bootloader程序（中断向量表略）。