嵌入式FPGA IP正式问世，芯片将开始由物联网主导

（文章来源：OFweek）

物联网的发展应用，是以无数量连网的智能设备为硬件基础，而这些设备所产生的数据要成为有用的信息，则需要大数据处理能力。而原有的企业服务器和数据处理设备，无法再充分地满足这种计算需求。近日，一种可以集成到SoC中的Speedcore？嵌入式FPGA IP问世，为物联网的应用推进带来了新的助推力量。

嵌入式FPGA IP是由Achronix 半导体公司推出。嵌入式FPGA作为IP集成到SOC芯片中会有很多内在的优势，据Achronix总裁兼首席执行官Robert Blake介绍，一是使互联带宽增加10倍，二是互联延迟减小至1/10，三是功耗降低50%，四是成本降低90%。

具体来讲，在功耗方面，Speedcore以内部连线方式直接连接至SoC，省去了在外置独立FPGA中可见的大型可编程输入输出缓冲（IO buffer）。其功耗只是独立FPGA总功耗的一半。同时，Speedcore的芯片面积可以根据应用需求来定制。在接口性能方面，独立的FPGA通常通过一个高延迟的串行器/解串器（SerDes）架构进行连接，而Speedcore IP 的接口延迟更低、性能更高。Speedcore通过一个超宽的并行接口连接至ASIC。

在成本方面，由于省去了可编程输入输出缓冲（IO buffer）架构，Speedcore的芯片面积比独立的FPGA小得多。同时， Speedcore省去了对独立FPGA周边所有支持性元器件的需求，这些元器件包括电源调节器、时钟发生器、电平位移器、无源元件和FPGA冷却器件。此外，嵌入式FPGA具有更高的系统可靠性和良品率。将FPGA的功能集成至一片ASIC中，可消除在印制电路板上放置一颗独立的FPGA所造成的可靠性和良率损失。

利用Speedcore IP产品，客户可以针对其应用来定制最佳的芯片面积、功耗和资源配置。客户可以定义查找表（LUT）、嵌入式存储器以及DSP的数量。此外，客户可以定义Speedcore的宽高比、输入输出（IO）端口的连接，还可以在功耗和性能之间进行权衡。

当前，物联网的推进，对数据运算和处理能力提出了新要求。以往，为了提升手机的性能，手机的处理器已从单核变为双核、四核甚至八核，不过，手机的性能并不会与处理器的数据同倍提升。如何提升手机的性能，单从增加处理器的数量，并不是有效的解决办法。此外，物联网的推进，越来越多的产品实现联网并产品数据，要将实些数据变成有价值的信息，就需要大数据运算能力。而传统的基础设备已无法更好地胜任这种大数据的处理能力。

嵌入式FPGA的出现，通过增加带宽、降低延迟和降低功率，充分解决了这种硬件加速的困境。该技术是Speedster22i FPGA及Speedcore eFPGA产品的基础。 Achronix的所有FPGA产品均由其ACE设计工具提供支持，该工具集成了对SynopsysSynplify Pro工具的支持。其商业模式是使用标准的IP产品商业模式，授权许可Speedcore技术；对使用Speedcore IP的器件按出货量收取知识产权使用费；对ACE设计工具进行维护。

目前，嵌入式FPGA主要应用于物联网中高端市场，实现网络加速、云加速和无线加速。Robert指出，Microsoft的Bing搜索已使用嵌入式FPGA，使其数据运算能力提供了30多倍。今后还将进一步开拓该技术在物联网的应用领域。

嵌入式FPGA在性能、功耗、价格上均优越于FPGA，是否会替代独立式FPGA，也成为关注的焦点话题。对此，Robert表示，不会替代独立式FPGA， 嵌入式FPGA会覆盖一部分独立式FPGA的市场，更重要的是能够不断拓宽物联网的应用市场。

（责任编辑：fqj）