pdh的FPGA

关注

文章：5 被阅读：5937 粉丝数：0 关注数：0 点赞数：0

自定义位宽输入输出截位模块的灵活配置方案

可配置任意输入输出位宽截位模块

pdh的FPGA 发表于 04-25 11:36 •139次阅读

本模块实现输入与输出位宽相同数据加法，并对结果进行四舍五入截位，对标matlab round函数。

pdh的FPGA 发表于 04-18 16:53 •307次阅读

直接在modelsim软件内执行.do文件进行仿真，不通过vivado调用modelsim，viva....

pdh的FPGA 发表于 12-04 18:26 •600次阅读

Description：此参数是一个eAxC标识符（即，eAxC ID），用于标识与每个C平面（ec....

pdh的FPGA 发表于 03-27 14:58 •2429次阅读

TXUSRCLK为用户接口时钟，接的PCS层，TXUSRCLK2接的PMA层，TXUSRCLK对应的....

pdh的FPGA 发表于 02-20 11:01 •2462次阅读