0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Spinal FPGA

文章:47 被阅读:10.8w 粉丝数:1 关注数:0 点赞数:1

广告

PCIe—Bar空间是怎么生效的

PCIe接口相对来讲还是打交道比较多的接口。无论是Intel还是Xilinx的IP也都接触到过。
的头像 Spinal FPGA 发表于 06-05 10:47 8299次阅读
PCIe—Bar空间是怎么生效的

原来SpinalHDL中BlackBox封装数组接口如此简单

当在SpinalHDL中调用别人的RTL代码时,需要采用BlackBox进行封装。对于大多数场景,想....
的头像 Spinal FPGA 发表于 05-22 10:04 1452次阅读
原来SpinalHDL中BlackBox封装数组接口如此简单

浅析Stream里的隐式转换

Stream、Flow是在电路描述里经常用到的对象。
的头像 Spinal FPGA 发表于 05-15 17:36 1191次阅读
浅析Stream里的隐式转换

AMBA4 SystemVerilog Asseration验证

ARM所推出的AMBA4总线相对来讲还是应用广泛的。无论是芯片设计里还是FPGA设计里,时常能见到A....
的头像 Spinal FPGA 发表于 05-05 15:37 1648次阅读
AMBA4 SystemVerilog Asseration验证

基于RR的多路分发调用

在SpinalHDL代码中,StreamArbiter提供了完善的多入一出的调度机制。里面可能应用的....
的头像 Spinal FPGA 发表于 04-15 10:40 1718次阅读

报文解析规则定义 流水线划分提取方案

之前看一篇论文《A Fast Approach for Generating Efficient P....
的头像 Spinal FPGA 发表于 04-08 14:15 1930次阅读

在SpinalHDL中如何将ROM的初始化放置在RTL文件中?

在默认情况下,SpinalHDL在生成代码时会同时生成一个bin文件及一个RTL代码文件。在RTL代....
的头像 Spinal FPGA 发表于 04-01 15:27 1838次阅读

模拟IC设计的这些坑你都踩过吗?

模拟IC是负责生产、放大和处理各类模拟信号的电路,工程师通过模拟电路把模拟信号放大缩小后,再全部记录....
的头像 Spinal FPGA 发表于 03-06 15:51 3236次阅读

三分钟教你快速处理没有使用的端口信号

避不开的场景 如果熟悉SpinalHDL设计,那么都应该清楚在SpinalHDL设计里,如果....
的头像 Spinal FPGA 发表于 03-06 14:11 1023次阅读

浅入浅出DDR的容量规格

对于DDR的理解,最初简单的以为无非一个大的数组,我会接口使用就OK了。不管各种概念天花乱坠,其总归....
的头像 Spinal FPGA 发表于 02-12 15:06 9469次阅读

分享下SpinalHDL中SpinalConfig中的三项参数

当我们采用SpinalSystemVerilog(demo0())的方式生成RTL代码时其生成的代码....
的头像 Spinal FPGA 发表于 02-08 10:01 2251次阅读

DataBusShift——数据移位下游说了算

在逻辑设计里,比如需要分层解析数据的场景,往往当前时钟能消耗处理多少数据依赖于数据的实时解析,下一拍....
的头像 Spinal FPGA 发表于 12-05 10:36 1195次阅读

SpinalHDL中不可不知的位拼接符

在之前写Verilog时,位拼接符是一个很常见的东西,今天来看下在SpinalHDL中常见的位拼接符....
的头像 Spinal FPGA 发表于 11-12 11:34 2016次阅读

RSS的逻辑实现

在网卡领域,多队列技术已经是一项很常用的技术,而网络报文的负载分流,常见的就是RSS。本文就索性仔细....
的头像 Spinal FPGA 发表于 11-06 13:22 2578次阅读

asBits函数如何转换成Bits数据类型

SpinalHDL中Bundle与SystemVerilog中的packed struct很像,在某....
的头像 Spinal FPGA 发表于 10-17 09:53 1445次阅读

SpinalHDL中Bundle数据类型的转换

SpinalHDL中Bundle与SystemVerilog中的packed struct很像,在某....
的头像 Spinal FPGA 发表于 10-17 09:51 2228次阅读

设计中DFX的重要性表现

这里我们假定对inPort端口添加一些监控信息,我们设计如下模块作为AxiLite4总线的一个通用监....
的头像 Spinal FPGA 发表于 10-09 10:25 2879次阅读