PCIe x8 Gen3在Xilinx Kintex-7 FPGA KC705板上的运行演示
演示运行x8 Gen3 PCI Express Link的Xilinx Kintex-7 FPGA ....
Spartan-6 FPGA中可用的基本片和I/O资源分析
了解如何描述Spartan-6 FPGA中可用的基本片和I / O资源。
Xilinx 7系列GTH收发器运行演示
首次演示新型Xilinx 7系列GTH收发器,通过背板以13.1 Gb / s的速度运行。
赛灵思关于汽车电子堆叠硅互连技术演示
被称之为“堆叠硅片互联技术”的3D封装方法采用无源芯片中介层、微凸块和硅通孔 (TSV)技术,实现了....
赛灵思:实习生如何塑造未来
我们的实习生有真正的责任,并有机会通过跨职能和与同行互动来获得经验。
他们学得很快,受到挑战并且很....
Vivado 2015.3的新增量编译功能
了解Vivado实现中2015.3中的新增量编译功能,包括更好地处理物理优化和自动增量编译流程。
SVP Victor Peng的UltraScale概述
Xilinx高级副总裁Victor Peng讨论了业界首个All Programmable ASIC....
用于Zynq微处理器和可编程逻辑的新型操作系统Dyplo介绍
Xilinx的Dave Tokic与Topic Embedded Systems的创始人兼首席执行官....
采用Zynq SDR套件的DDS HLS IP
ADI公司在Embedded World 2015上展示了采用Zynq SDR套件的DDS HLS ....
Matrix多重HLS IP和DAVE Bora套件的展示
DAVE嵌入式系统在嵌入式世界2015中展示了Matrix多重HLS IP和DAVE Bora套件
使用iVeia视觉套件进行Canny边缘检测HLS IP
iVeia使用嵌入式世界2015中的iVeia视觉套件演示了Canny边缘检测HLS IP
Vivado Lab Edition的功能优点及使用
了解新Vivado Lab Edition的功能和优点,并熟悉其安装和典型使用流程。
错误路径、 Min-Max延迟和Set_Case_Analysis
通过详细了解错误路径,最小/最大延迟和案例分析约束,了解不同类型的异常约束。