企业号介绍

全部
  • 全部
  • 产品
  • 方案
  • 文章
  • 资料
  • 企业

深圳(耀创)电子科技有限公司

耀创电子至今积累有20多年的EDA工程服务经验,已经在中国为数百家客户提供了EDA产品以及解决方案

250 内容数 35w+ 浏览量 35 粉丝

深圳(耀创)电子科技有限公司文章

  • 如何计算地平面上方走线的电感?2023-11-11 08:12

    PCB走线的电感决定了接收的串扰强度。PCB互连设计的一大挑战是保持系统阻抗,同时减少串扰,因此需要降低走线的电感。设计人员需要使用数值工具和合适的分析公式来计算PCB走线的电感。1电路模型的作用一流的PCB设计和分析工具无需根据电路模型来检查阻抗、噪声和其他效应。不过
    pcb PCB 电感 电路模型 1149浏览量
  • PCB设计中的可变衰减器电路2023-11-11 08:12

    关键要点可变衰减器电路通过允许信号被削弱或衰减一定的量来控制信号的强度或幅度。从消费电子到先进的科学和工业应用,可变衰减器是精确控制信号强度的宝贵工具。可变衰减器电路的PCB设计考虑因素包括信号完整性、降噪、适当接地和散热管理。射频衰减器电路可变衰减器电路用于控制允许通过的信号减弱或衰减一定量来控制信号的强度或幅度。使用户能够根据自己的要求精细调整信号的强度
    PCB设计 电路 衰减器 614浏览量
  • Cadence推出新一代 AI 驱动的 OrCAD X 平台,助力PCB设计提速 5 倍2023-11-04 08:13

    内容提要生成式AI自动化,将布局布线时间由几天缩短到几分钟集成CadenceOnCloud,支持数据管理和合作,与易于使用的新版layout界面一起配合,有效提升设计人员的生产力与供应链数据集成,内置分析和仿真工具,有助于加快产品上市中国上海,2023年9月14日——楷登电子(美国Cadence公司,NASDAQ:CDNS)近日宣布推出新的CadenceOr
  • 芯片迈向系统化时代:EDA 软件的创新之路2023-11-04 08:13

    在数字化时代的浪潮中,5G、人工智能和智能汽车等尖端技术正在以前所未有的速度改变我们的生活和工作环境。显然,在这股科技浪潮中,芯片已不再是单一的硬件组件,而是一个融合了多项技术与创新的复杂系统。在此背景下,电子设计自动化(EDA)也在经历重要的转型。近日,Cadence全球副总裁兼多物理场仿真事业部总经理顾鑫先生接受了AspenCore亚太区总经理、总分析师
  • 生成式 AI (1/4):一场产品开发和用户体验的双重变革2023-11-04 08:13

    近来,生成式AI备受瞩目、应用广泛,发展速度和影响力有目共睹。芯片和系统开发领域自然也不例外;在半导体行业,搭载生成式AI的EDA工具已经展露峥嵘,提供许多前所未有的优化功能,助力芯片和系统设计团队显著改善功率、性能和面积(PPA)、提高工程生产力、加速设计收敛进程。小组讨论在今年于美国硅谷举办的CadenceLIV
    AI eda 芯片 270浏览量
  • DDR5 时代来临,新挑战不可忽视2023-10-28 08:13

    正式发布2023年10月13日Cadence15年间最具影响力的版本更新之一AllegroX/OrCADX23.1在人工智能(AI)、机器学习(ML)和数据挖掘的狂潮中,我们对数据处理的渴求呈现出前所未有的指数级增长。面对这种前景,内存带宽成了数字时代的关键“动脉”。其中,以双倍数据传输速率和更高的带宽而闻名的DDR(DoubleDataRate)技术作为动
    AI DDR5 人工智能 内存 733浏览量
  • 谐波失真的五大类型2023-10-28 08:13

    正式发布2023年10月13日Cadence15年间最具影响力的版本更新之一AllegroX/OrCADX23.1本文要点:“谐波失真”通常表示在时域中观察到的波形失真。谐波失真可从功率谱或时域波形中观察到,有多种表现形式。不同形式的非线性会产生不同类型的谐波失真。任何模拟信号只要存在一定程度的非线性,都会产生谐波失真。模拟信号失真时,信号在时域中的外观会发
  • Allegro X 23.1 版本新功能概述2023-10-28 08:13

    正式发布2023年10月13日Cadence15年间最具影响力的版本更新之一AllegroX/OrCADX23.1感谢大家的支
    AI allegro pcb PCB 10361浏览量
  • 芯粒峰会:如何打通芯粒市场2023-10-21 08:13

    芯粒(chiplet)市场是整个芯粒领域最值得关注的话题之一。毫无疑问,技术问题会及时得到解决,例如芯粒裸片到裸片接口、创建良好的芯粒库格式,或是改善已知良好裸片的测试。但芯粒商业模式将何去何从,依然迷雾重重。理想的模式是:准备好一个IntelCPU芯粒、一个NVIDIAGPU芯粒、一
    cpu 测试 芯片 445浏览量
  • 使用 AWR Design Environment V22.1实现毫米波射频系统设计2023-10-21 08:13

    AllegroX/OrCADX23.1为了在尺寸更小的设备中提供更多功能,异构集成技术应运而生,试图将各种半导体器件与先进的互连、电子封装结合,应用于新一代产品中。系统、集成电路、分立元件、层压板、封装和嵌入式天线的设计和验证需求各不相同,它们需要利用最新的片内和片外制造工艺来推动性能和创新。因此,设计人员需要使用多种工具
    AWR 射频 毫米波 743浏览量