0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

仿真设置中修改脉冲拒绝和错误限制来防止脉冲滤波

Xilinx赛灵思官微 来源:djl 作者:赛灵思 2019-07-30 08:35 次阅读

通常如果你的设计在较低时钟频率时通过了仿真,但是在较高时钟频率时却失败了,你的第一个问题应该是你的设计在某个较高时钟频率时是否达到了时序约束的要求。然而这里我们将举这样一个例子,就是对于某个较高时钟频率你已经检查了静态时序分析 (STA),而且时序约束也是正确的。这种情况是什么引起的较高时钟频率仿真失败呢?

可能的原因就是仿真方式、设计本身或者testbench 设置方式有问题。

在较低时钟频率通过了仿真这个事实就排除了设计 /testbench/ 仿真在设置上的问题。排除了上面两项,下一个可能就是脉冲拒绝(reject)或者脉冲错误。

“脉冲拒绝(reject)”和“脉冲错误”是Verilog仿真中的概念。这些概念说的是脉冲的持续时间小于某个值(pulse_r)就不会通过某个电路元件。当然脉冲持续时间大于 pulse_r,但是如果小于另一个值 pulse_e 尽管会通过,但是在仿真中显示的是“x”。这个持续时间是以通过某元器件延迟的百分比来表示的。比如通过某元件的延迟是 1ns。0.5ns 的脉冲表示为 50% 的持续时间。

现在假设设计采用的频率是 200MHz。对应的周期就是 5ns,那么一半就是 2.5ns。在仿真中时钟每隔 2.5ns 变化一次,也就是时钟脉冲的宽度是 2.5ns。让我们假设内部时钟网络某一脉冲宽度是 2.8ns (也就是大于 2.5ns)。分析结果,pulse-duration(脉冲持续时间)<100%。这个脉冲可能就会被“拒绝(rejected)”,也就是说尽管时钟信号能够到达某个具体网络的输入端,但是却不能从这个网络输出。因此尽管 STA 分析显示 200MHz 很合适,但是仿真却不能通过。设计其他模块将不能获得时钟脉冲。

解决这个仿真问题的方法是在仿真设置中修改脉冲拒绝和错误(reject/error)限制。

例如在 ModelSim 中我们可以设置:
+transport_path_delays +transport_int_delays +pulse_r/0 +pulse_e/0

后续操作还有:

1. 将 pulse-rejection 限制修改为 0。(不会拒绝任何一个脉冲)
2.将 pulse-error 限制修改为 0。(脉冲宽度低于某个值时不会显示输出为“x”)

同时要将 interconnect 延迟模式修改为 transport,其实是修改了脉冲滤波选项。

最后的问题是我们做这么多的修改就是为了能通过仿真测试吗?

在真正的硅片中的实际情况是怎样的?

在硅片中大部分内部互连线在每隔几皮秒后就会设置一个 repeater(中继器)。因此几纳秒的脉冲会顺利通过(合适的延迟),这不会存在问题。具体出现问题的情形可能是这样的:

1. 频率增加(脉冲宽度更小了)
2. 器件尺寸增加(某个路径的内部延迟可能变大了,导致内部延迟时间大于脉冲达到的传输时间)

赛灵思公司工具与方法学应用专家,1993年毕业于印度理工学院电子工程专业,一直从事 VLSIEDA 相关领域的工作。2011年加入赛灵思公司,专攻库特性描述与建模,HDL,仿真与综合,静态时序分析以及跨时钟域(CDC)与同步相关内容。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 脉冲
    +关注

    关注

    19

    文章

    853

    浏览量

    94732
  • 静态时序分析

    关注

    0

    文章

    27

    浏览量

    9504
收藏 人收藏

    评论

    相关推荐

    外部脉冲输入滤波处理疑问

    滤波理论上能够滤除周期为1.5us以上的脉冲实现,仿真也没有问题,可是实际下板子时发现并不能很好的滤除干扰,在输入脉冲的结尾人为的加入一个75ns的干扰信号,结果是偶尔会多数一个
    发表于 09-25 23:12

    脉冲电源怎么设置参数

    为负值的小周期的合计时间。设置参数的操作方法:  1、首先按要求接好对应AC220V50HZ的单相电源;打开电源开关观察机器是否正常;  2、关闭脉冲启动开关(按下为启动,抬起为关闭);设置正负
    发表于 10-17 16:43

    Chirp脉冲波形的性能参数对脉冲频谱的影响介绍

    Chirp脉冲具有良好的自相关性以及匹配滤波后尖锐的时域特性信号,并且其频谱能够满足美国联邦通信委员会(FCC)对超宽带辐射掩蔽的限制,具有较高的频谱利用率,故可适当提高其带宽提高传
    发表于 06-14 07:24

    脉冲匹配的电流限制保护机制

    ,从而在输入电压范围内产生均匀的输出电流限制水平,并且还可以防止变压器饱和。  脉冲匹配的电流限制保护机制:  恒流限制问题和解决方案:  
    发表于 12-18 10:36

    小型脉冲变压器设计

    小型脉冲变压器设计摘要 介绍了脉冲变压器的原理及小型脉冲变压器的设计, 对仿真和实测结果进行了对比。
    发表于 11-20 17:07 140次下载

    高通、低通、带通脉冲滤波

    高通、低通、带通脉冲滤波
    发表于 04-15 10:34 2417次阅读
    高通、低通、带通<b class='flag-5'>脉冲</b><b class='flag-5'>滤波</b>器

    基于FPGA IP核的线性调频信号脉冲压缩

    本文主要介绍了一种利用FPGA IP核设计线性调频信号脉冲压缩的方法,通过各种仿真与实际测试表明脉冲压缩结果正确。这种基于IP核的模块化设计方法非常灵活,参数的设置
    发表于 06-29 10:40 7341次阅读
    基于FPGA IP核的线性调频信号<b class='flag-5'>脉冲</b>压缩

    混沌系统脉冲控制及Matlab仿真

    研究L 混沌系统的脉冲鲁棒镇定问题,得到其脉冲鲁棒镇定的充分条件,给出相应的脉冲控制律。通过应用Matlab 中Simulink 工具箱对L 混沌系统进行仿真分析,说明
    发表于 09-15 16:35 68次下载
    混沌系统<b class='flag-5'>脉冲</b>控制及Matlab<b class='flag-5'>仿真</b>

    数字脉冲整形滤波器基础知识

    必须在带宽受限环境中工作的数据传输系统必然面临这样一个问题:限制被传输信号的带宽必然会增大接收机解码错误的几率。带宽受限系统常常采用脉冲整形技术,该技术可以限制
    发表于 11-24 14:27 119次下载
    数字<b class='flag-5'>脉冲</b>整形<b class='flag-5'>滤波</b>器基础知识

    脉冲多普勒雷达地杂波仿真与系统实现

    脉冲多普勒雷达地杂波仿真与系统实现,下来看看
    发表于 12-24 23:21 26次下载

    脉冲拨号是什么_脉冲拨号的应用

    能引起号码接收的错误。另一方面,由于每个脉冲都占有一定的时间(一般每个脉冲占用的时间为100ms),而使得这种拨号方式比较慢。当拨号时,用户通常会听到一串拨号音,老式的转盘电话就使用脉冲
    发表于 11-14 20:47 7413次阅读

    基于Systemview的脉冲编码调制系统仿真

    基于Systemview的脉冲编码调制系统仿真(测试测量仪器设备)-该文档为基于Systemview的脉冲编码调制系统仿真讲解文档,是一份不错的参考资料,感兴趣的可以下载看看,,,,,
    发表于 09-30 12:14 14次下载
    基于Systemview的<b class='flag-5'>脉冲</b>编码调制系统<b class='flag-5'>仿真</b>

    信号发生器如何设置双窄脉冲同步输出?

    信号发生器如何设置双窄脉冲同步输出? 信号发生器是一种使用电子设备产生以下类型信号的仪器:连续波形、脉冲波形、调幅波形、调频波形等。双窄脉冲同步输出是一种常见的需求,特别用于电子设备的
    的头像 发表于 12-21 14:13 383次阅读

    浪涌脉冲群抑制滤波器起什么作用?

    浪涌脉冲群抑制滤波器起什么作用? 浪涌脉冲群抑制滤波器是一种用于抑制设备中的浪涌脉冲群的滤波器。
    的头像 发表于 01-11 16:27 177次阅读

    什么是正尖脉冲?什么是负尖脉冲

    什么是正尖脉冲?什么是负尖脉冲? 正尖脉冲和负尖脉冲是时间信号中常见的两种形式。它们是一种特殊的脉冲信号,具有较短的持续时间和较高的峰值幅度
    的头像 发表于 02-18 09:43 382次阅读