0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

加法器原理

工程师 来源:未知 作者:姚远香 2019-06-19 14:20 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器。常用作计算机算术逻辑部件,执行逻辑操作、移位与指令调用。在电子学中,加法器是一种数位电路,其可进行数字的加法计算。三码,主要的加法器是以二进制作运算。由于负数可用二的补数来表示,所以加减器也就不那么必要。

加法器原理

加法器是为了实现加法的。即是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器。常用作计算机算术逻辑部件,执行逻辑操作、移位与指令调用。

对于1位的二进制加法,相关的有五个的量:1,被加数A,2,加数B,3,前一位的进位CIN,4,此位二数相加的和S,5,此位二数相加产生的进位COUT。前三个量为输入量,后两个量为输出量,五个量均为1位。

对于32位的二进制加法,相关的也有五个量:1,被加数A(32位),2,加数B(32位),3,前一位的进位CIN(1位),4,此位二数相加的和S(32位),5,此位二数相加产生的进位COUT(1位)。

要实现32位的二进制加法,一种自然的想法就是将1位的二进制加法重复32次(即逐位进位加法器)。这样做无疑是可行且易行的,但由于每一位的CIN都是由前一位的COUT提供的,所以第2位必须在第1位计算出结果后,才能开始计算;第3位必须在第2位计算出结果后,才能开始计算,等等。而最后的第32位必须在前31位全部计算出结果后,才能开始计算。这样的方法,使得实现32位的二进制加法所需的时间是实现1位的二进制加法的时间的32倍。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 加法器
    +关注

    关注

    6

    文章

    183

    浏览量

    31233
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    自写计算IP思路以及源码

    加法结果之间的累加,最后流水线级数是6级,改变信号的位宽只需微调内部逻辑,最终会改变流水线的级数。 二、自制加法器 自制加法器使用的是简单的并行加法器,我以1位的并行
    发表于 10-30 06:15

    E203在基于wallace树+booth编码的乘法器优化后的跑分结果

    优化思路 E203为了实现低功耗的要求,乘法器为基于booth编码和移位加法器结合的思路,优点是只需要一个加法器,而且该加法器还和除法器复用
    发表于 10-27 07:54

    一个提升蜂鸟E203性能的方法:乘除法器优化

    蜂鸟E203内核内建多周期硬件乘除法器 MDV 模块只进行运算控制,并没有自己的加法器 加法器与其他的ALU子单元复用共享的运算数据通路,硬件实现非常节省面积,是一种相当低功耗的实现方式,但
    发表于 10-27 07:16

    E203V2长周期乘法器核心booth算法解读

    E203V2的数据通道中的加法运算单元可得加法器的输入没有进位,而进行减法器运算时,进位输入为1,此时完美解决了-A和-2A的问题,只需将运算单元由加法器转为减
    发表于 10-24 09:33

    蜂鸟E203乘法器的优化——基8的Booth编码+Wallace树

    考虑到蜂鸟原乘法器采用了基4的Booth编码,之后使用迭代的方法对每个周期使用加法器对部分积进行累加,结构如下: 从中考虑到两点优化: ① Booth编码的更改:(使用基8的Booth编码
    发表于 10-24 07:28

    改进wallance树乘法器优化方法

    周期复用加法器的部分积加和算法,我们采用了改进的wallance树结构进行部分积的快速压缩,实现了单周期的乘法计算。 经过时序分析,我们的单周期乘法器时钟频率可以提高至140Hz,对比普通阵列乘法器延时
    发表于 10-23 06:37

    e203乘法运算结构及算法原理

    乘法运算。 考虑到E203的定位以及性能、功耗与芯片面积的平衡,E203采用了一些恰到好处的资源复用设计。 首先,乘法器每周器中的加法操作是通过复用ALU中的加法器实现的。由于乘法器
    发表于 10-22 06:43

    e203 ALU乘法运算结构及算法原理

    乘法运算。 考虑到E203的定位以及性能、功耗与芯片面积的平衡,E203采用了一些恰到好处的资源复用设计。 首先,乘法器每周器中的加法操作是通过复用ALU中的加法器实现的。由于乘法器
    发表于 10-22 06:12

    蜂鸟E203内核乘法器的优化

    部分积的累加,加法(或者减法)操作使用ALU的加法器完成,尽可能减小内核面积。由于需要支持RV32M中的4条乘法指令(mul,mulh,mulhu,mulhsu),因此根据指令将操作数进行了两bit
    发表于 10-22 06:11

    利用e203中NICE协处理器加速滤波运算

    加法器的方法来加速滤波运算。 使用NICE协处理器加速的程序为一个长循环,计算较长(100到1000量级)的两个浮点数组乘累加的结果,分别命名为ifm (Input Feature Map
    发表于 10-21 13:40

    基于e203中NICE协处理器加速滤波运算

    加法器的方法来加速滤波运算。 使用NICE协处理器加速的程序为一个长循环,计算较长(100到1000量级)的两个浮点数组乘累加的结果,分别命名为ifm (Input Feature Map
    发表于 10-21 09:54

    聊聊FPGA中的TDC原理

    今天我们不谈高大上的物理学,只聊聊如何在 FPGA 中,用一串加法器和 D 触发器,“数清楚时间”——这就是时间数字转换器(TDC)的魅力。
    的头像 发表于 09-02 15:15 929次阅读
    聊聊FPGA中的TDC原理

    数字电路—14、加法器

    能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的位,即相当于3个1位二进制数相加,求得和及进位的逻辑电路称为全加器。
    发表于 03-26 11:15

    运算放大电路入门教程

    运算放大器——4种基本运放电路(同相放大、反相放大、加法器、差分放大电路)
    发表于 02-28 15:02 2次下载

    AI4S科学研究的超能力时代是否已成必然

    ·帕斯卡发明的加法器(Pascaline)。 帕斯卡发明它的目的,是帮助父亲减少税务计算上的劳作。而此后,二进制和微积分的发明者莱布尼茨在加法器的基础上,发明了人类第一台可进行四则运算的机械计算机。 最早的计算机的诞生是让数学家从繁冗、
    的头像 发表于 01-20 09:10 978次阅读
    AI4S科学研究的超能力时代是否已成必然